WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2006034189) PFET EN SILICIUM EN VRAC A MOBILITE ELEVEE
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2006/034189    N° de la demande internationale :    PCT/US2005/033472
Date de publication : 30.03.2006 Date de dépôt international : 19.09.2005
CIB :
H01L 29/737 (2006.01), H01L 29/739 (2006.01), H01L 29/76 (2006.01), H01L 21/32 (2006.01), H01L 21/3213 (2006.01), H01L 21/324 (2006.01)
Déposants : INTERNATIONAL BUSINESS MACHINES CORPORATION [US/US]; New Orchard Road, Armonk, NJ 10504 (US) (Tous Sauf US).
ANDERSON, Brent, A. [US/US]; (US) (US Seulement).
LANZEROTTI, Louis, D. [US/US]; (US) (US Seulement).
NOWAK, Edward J. [US/US]; (US) (US Seulement)
Inventeurs : ANDERSON, Brent, A.; (US).
LANZEROTTI, Louis, D.; (US).
NOWAK, Edward J.; (US)
Mandataire : SABO, William, D.; International Business Machines Corporation, Intellectual Property Law - Zip 972E, 1000 River Street, Essex Junction, VT 05452 (US)
Données relatives à la priorité :
10/771,453 20.09.2004 US
Titre (EN) HIGH-MOBILITY BULK SILICON PFET
(FR) PFET EN SILICIUM EN VRAC A MOBILITE ELEVEE
Abrégé : front page image
(EN)A field effect transistor (100) and method of fabricating the field effect transistor. The field effect transistor, including: a gate electrode (165) formed on a top surface (170) of a gate dielectric layer (155), the gate dielectric layer on a top surface (160) of a single-crystal silicon channel region (110), the single-crystal silicon channel region on a top surface of a Ge including layer (135), the Ge including layer on a top surface of a single-crystal silicon substrate (150), the Ge including layer between a first dielectric layer (215A) and a second dielectric layer (215B) on the top surface of the single-crystal silicon substrate.
(FR)L'invention concerne un transistor à effet de champ (100) et un procédé de fabrication de celui-ci, lequel comprend: une électrode de grille (165) formée sur une surface supérieure (170) d'une couche diélectrique de grille (155) placée sur une surface supérieure (160) d'une région à canaux de silicium monocristallin (110) située sur une surface supérieure d'une couche renfermant du Ge (135), laquelle est placée sur une surface supérieure d'un substrat en silicium monocristallin (150), la couche renfermant du Ge se trouvant entre une première couche diélectrique (215A) et une seconde couche diélectrique (215B) sur la surface supérieure du substrat en silicium monocristallin.
États désignés : AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, LY, MA, MD, MG, MK, MN, MW, MX, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RU, SC, SD, SE, SG, SK, SL, SM, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, YU, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IS, IT, LT, LU, LV, MC, NL, PL, PT, RO, SE, SI, SK, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)