WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2006033282) TRANSISTOR A COUCHES MINCES ET FEUILLE D'ELEMENT POUR TRANSISTOR A COUCHES MINCES, PROCEDE DE FABRICATION D'UN TRANSISTOR A COUCHES MINCES ET D'UNE FEUILLE D'ELEMENT POUR TRANSISTOR A COUCHES MINCES
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2006/033282    N° de la demande internationale :    PCT/JP2005/017061
Date de publication : 30.03.2006 Date de dépôt international : 15.09.2005
CIB :
H01L 21/336 (2006.01), H01L 29/786 (2006.01), G02F 1/1368 (2006.01), G09F 9/30 (2006.01)
Déposants : Konica Minolta Holdings, Inc. [JP/JP]; 6-1, Marunouchi 1-chome, Chiyoda-ku, Tokyo 1000005 (JP) (Tous Sauf US).
HIRAI, Katsura [JP/JP]; (JP) (US Seulement)
Inventeurs : HIRAI, Katsura; (JP)
Données relatives à la priorité :
2004-274754 22.09.2004 JP
Titre (EN) THIN FILM TRANSISTOR AND THIN FILM TRANSISTOR ELEMENT SHEET, AND METHOD FOR FABRICATING THIN FILM TRANSISTOR AND THIN FILM TRANSISTOR ELEMENT SHEET
(FR) TRANSISTOR A COUCHES MINCES ET FEUILLE D'ELEMENT POUR TRANSISTOR A COUCHES MINCES, PROCEDE DE FABRICATION D'UN TRANSISTOR A COUCHES MINCES ET D'UNE FEUILLE D'ELEMENT POUR TRANSISTOR A COUCHES MINCES
(JA) 薄膜トランジスタと薄膜トランジスタ素子シート、及び、薄膜トランジスタと薄膜トランジスタ素子シートの作製方法
Abrégé : front page image
(EN)Low-cost high performance thin film transistor and thin film transistor element sheet having a short channel length and being free from variation in performance, an electric circuit having these thin film transistors, and a method for fabricating them simply and efficiently without using a complicated, expensive and low productive vacuum system or photolithography. A thin film transistor having at least a gate electrode, a semiconductor layer, a source electrode and a drain electrode on a support is characterized by being fabricated through a step for forming an insulating region exhibiting electrode material repellency by an electrostatic attraction inkjet device where the inside diameter of nozzle is 30 µm or less, and a step for forming the source electrode and the drain electrode by supplying a fluid electrode material to the insulating region and dividing the fluid electrode material in the insulating region.
(FR)L'invention concerne un transistor à couches minces de faible coût aux performances élevées et une feuille d'élément pour transistor à couches minces présentant une courte longueur de canal et sans variation de performances, un circuit électrique comportant ces transistors à couches minces et un procédé de fabrication de ceux-ci, simplement et efficacement, sans utiliser de systèmes de vide compliqués, onéreux et faiblement productifs ni de photolithographie. Un transistor à couches minces comportant au moins une électrode de grille, une couche de semi-conducteur, une électrode de source et une électrode de drain sur un support, est caractérisé en ce qu'il est fabriqué par l'intermédiaire d'une étape consistant à former et à isoler une région montrant une capacité répulsive par rapport à un matériau d'électrode grâce à un dispositif d'attraction électrostatique à jet d'encre où le diamètre intérieur de la buse est de 30 µm ou moins et d'une étape consistant à former l'électrode de source et l'électrode de drain par fourniture d'un matériau fluide d'électrode à la région isolante et division du matériau fluide d'électrode dans la région isolante.
(JA) 性能ばらつきのない、チャネル長の短い高性能な、安価な薄膜トランジスタと薄膜トランジスタ素子シートとそれらの薄膜トランジスタを有する電気回路を提供し、且つ、それらを複雑な、高価な、生産性の悪い真空系等やフォトリソを用いずに簡易、且つ効率的に製造する方法の提供。支持体上に、少なくともゲート電極、半導体層、ソース電極及びドレイン電極を有する薄膜トランジスタにおいて、ノズル内径が30μm以下である静電吸引型インクジェット装置により電極材料反撥性を有する絶縁性領域を形成する工程、次いで、該絶縁性領域に流動性電極材料を供給して、該流動性電極材料が前記絶縁性領域で分断されることにより、該ソース電極及び該ドレイン電極の各々が形成される工程を経て、製造されることを特徴とする薄膜トランジスタ。
États désignés : AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, LY, MA, MD, MG, MK, MN, MW, MX, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RU, SC, SD, SE, SG, SK, SL, SM, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, YU, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IS, IT, LT, LU, LV, MC, NL, PL, PT, RO, SE, SI, SK, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : japonais (JA)
Langue de dépôt : japonais (JA)