WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2006031414) RESOLUTION DE CONFLITS DE MEMOIRE CACHE
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2006/031414    N° de la demande internationale :    PCT/US2005/030444
Date de publication : 23.03.2006 Date de dépôt international : 26.08.2005
CIB :
G06F 12/08 (2006.01)
Déposants : INTEL CORPORATION [US/US]; 2200 Mission College Boulevard, Santa Clara, California 95052 (US) (Tous Sauf US).
GILBERT, Jeffrey [US/US]; (US) (US Seulement).
CAI, Zhong-Ning [US/US]; (US) (US Seulement).
LIU, Yen-Cheng [--/US]; (US) (US Seulement).
SISTLA, Krishnakanth [IN/US]; (US) (US Seulement)
Inventeurs : GILBERT, Jeffrey; (US).
CAI, Zhong-Ning; (US).
LIU, Yen-Cheng; (US).
SISTLA, Krishnakanth; (US)
Mandataire : VINCENT, Lester J.; BLAKELY SOKOLOFF TAYLOR & ZAFMAN, 12400 Wilshire Boulevard, 7th Floor, Los Angeles, California 950025 (US)
Données relatives à la priorité :
10/937,973 09.09.2004 US
Titre (EN) RESOLVING CACHE CONFLICTS
(FR) RESOLUTION DE CONFLITS DE MEMOIRE CACHE
Abrégé : front page image
(EN)Preventing cache conflicts within microprocessors and/or computer systems. More particularly, embodiments of the invention relate to a technique to manage cache conflicts within a processor and/or computer system in which a number of accesses may be made to a particular cache or group of caches.
(FR)L'invention concerne la prévention de conflits de mémoire cache dans des microprocesseurs et/ou des systèmes informatiques. L'invention concerne, dans des modes de réalisation particuliers, une technique de gestion de conflits de mémoire cache dans un processeur et/ou un système informatique dans lequel est possible un certain nombre d'accès à une mémoire cache particulière ou un groupe particulier de mémoires caches.
États désignés : AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MA, MD, MG, MK, MN, MW, MX, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RU, SC, SD, SE, SG, SK, SL, SM, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, YU, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IS, IT, LT, LU, LV, MC, NL, PL, PT, RO, SE, SI, SK, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)