WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2006026510) PROCEDES ET APPAREIL DE PREDICTION DE BRANCHEMENTS ET DE TRAITEMENT D'INSTRUCTIONS DE MICROPROCESSEURS ET ANALOGUE
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2006/026510    N° de la demande internationale :    PCT/US2005/030565
Date de publication : 09.03.2006 Date de dépôt international : 30.08.2005
CIB :
G06F 9/00 (2006.01)
Déposants : TEXAS INSTRUMENTS INCORPORATED [US/US]; P.O. Box 655474, Mail Station 3999, Dallas, TX 75265-5474 (US) (Tous Sauf US).
TRAN, Thang [US/US]; (US) (US Seulement)
Inventeurs : TRAN, Thang; (US)
Mandataire : FRANZ, Warren, L.; TEXAS INSTRUMENTS INCORPORATED, Deputy General Patent Counsel, P.O. Box 655474, M/S 3999, Dallas, TX 75265-5474 (US)
Données relatives à la priorité :
60/605,837 30.08.2004 US
11/210,428 24.08.2005 US
Titre (EN) METHODS AND APPARATUS FOR BRANCH PREDICTION AND PROCESSING OF MICROPROCESSOR INSTRUCTIONS AND THE LIKE
(FR) PROCEDES ET APPAREIL DE PREDICTION DE BRANCHEMENTS ET DE TRAITEMENT D'INSTRUCTIONS DE MICROPROCESSEURS ET ANALOGUE
Abrégé : front page image
(EN)A processor (1700) including a pipeline (1710, 1740) having a fetch pipeline (1710) with branch prediction circuitry (1840) to supply respective predicted taken target addresses for branch instructions, an execution pipeline (1740) with a branch execution circuit (1870), and storage elements (in 1860) and control logic (2350) operable to establish a first-in-first-out (FIFO) circuit (1860) with a write pointer WP1 and a read pointer RP1. The control logic (2350) is responsive to the branch prediction circuitry (1840) to write a predicted taken target address to a storage element (in 1860) identified by the write pointer (WP 1) and the predicted taken target address remains stationary therein, The FIFO circuit (1860) bypasses a plurality of pipestages between the branch prediction circuitry (1840) and the branch execution circuit (1870). The control logic (2350) is operable to read a predicted taken target address (PTTPCA) from a storage element (in 1860) identified by the read pointer RP 1.
(FR)L'invention concerne un processeur (1700) présentant un pipeline (1710, 1740) qui comprend un pipeline de téléchargement (1710) à circuit de prédiction de branchements (1840) pour fournir des adresses cibles prises prédites respectives pour des instructions de téléchargement, un pipeline d'exécution (1740) présentant un circuit d'exécution de branchements (1870), ainsi que des éléments de stockage (dans 1860) et une logique de contrôle (2350) pouvant servir à établir un circuit premier entré, premier sorti (PEPS) (1860) avec un pointeur d'écriture WP1 et un pointeur de lecture RP1. La logique de commande (2350) est sensible au montage de prédiction de branchements (1840) afin d'écrire une adresse cible prise prédite sur un élément de stockage (dans 1860) identifié par le pointeur d'écriture (WP 1) et l'adresse cible prise prédite reste stationnaire. Le circuit PEPS (1860) court-circuite une pluralité d'étages de pipelines entre le montage de prédiction de branchements (1840) et le circuit d'exécution de branchements (1870). La logique de commande (2350) peut servir à lire une adresse cible prise prédite (PTTPCA) à partir d'un élément de stockage (dans 1860) identifié par le pointeur de lecture RP 1.
États désignés : AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MA, MD, MG, MK, MN, MW, MX, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RU, SC, SD, SE, SG, SK, SL, SM, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, YU, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IS, IT, LT, LU, LV, MC, NL, PL, PT, RO, SE, SI, SK, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)