Recherche dans les collections de brevets nationales et internationales

1. (WO2006026159) MEMOIRE MULTINIVEAU A DRAM-NVRAM INTEGREES

Pub. No.:    WO/2006/026159    International Application No.:    PCT/US2005/029150
Publication Date: 9 mars 2006 International Filing Date: 16 août 2005
IPC: G11C 11/00
Applicants: MICRON TECHNOLOGY, INC.
BHATTACHARYYA, Arup
FORBES, Leonard
Inventors: BHATTACHARYYA, Arup
FORBES, Leonard
Title: MEMOIRE MULTINIVEAU A DRAM-NVRAM INTEGREES
Abstract:
Selon l'invention, une cellule de mémoire multiniveau, à DRAM-NVRAM intégrées (170, 171) comprend un dispositif à DRAM vertical avec un dispositif à plaque mobile (115, 116) à porte verticale partagée (120). Ledit dispositif à plaque mobile (115, 116) engendre un stockage de charge amélioré pour la partie DRAM (104, 130, 101, 105, 131) de la cellule à travers le corps mobile partagé dans une colonne entre les deux fonctions. La cellule de mémoire est formée dans un substrat (100) avec des tranchées qui forment des colonnes. Une porte/ligne de mots verticale (131, 130) sur un côté d'une colonne est utilisée pour contrôler la partie de DRAM (104, 130, 101, 105, 131, 103) de la cellule. Une couche d'interception verticale (115, 116) sur l'autre côté de la colonne permet de stocker au moins une charge en tant que partie du dispositif de plaque mobile et d'améliorer la fonction de DRAM à travers le corps mobile entre la DRAM et le dispositif à plaque mobile. Une porte de contrôle/ligne de mots NVRAM verticale (120) est formée le long du côté de la couche d'interception et elle est partagée avec un dispositif de plaque mobile adjacente (115, 116).