WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2006025412) PROCÉDÉ DE VÉRIFICATION LOGIQUE, DONNÉES DE MODULE LOGIQUE, DONNÉES DE DISPOSITIF, ET DISPOSITIF DE VÉRIFICATION LOGIQUE
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2006/025412    N° de la demande internationale :    PCT/JP2005/015806
Date de publication : 09.03.2006 Date de dépôt international : 30.08.2005
CIB :
G06F 17/50 (2006.01), H01L 21/82 (2006.01)
Déposants : ADVANTEST CORPORATION [JP/JP]; 1-32-1, Asahi-cho, Nerima-ku, Tokyo 1790071 (JP) (Tous Sauf US).
YAMAMOTO, Kazuhiro [JP/JP]; (JP) (US Seulement)
Inventeurs : YAMAMOTO, Kazuhiro; (JP)
Mandataire : RYUKA, Akihiro; 5F, Shinjuku Square Tower 22-1, Nishi-Shinjuku 6-chome Shinjuku-ku, Tokyo 163-1105 (JP)
Données relatives à la priorité :
2004-254872 01.09.2004 JP
Titre (EN) LOGIC VERIFICATION METHOD, LOGIC MODULE DATA, DEVICE DATA, AND LOGIC VERIFICATION DEVICE
(FR) PROCÉDÉ DE VÉRIFICATION LOGIQUE, DONNÉES DE MODULE LOGIQUE, DONNÉES DE DISPOSITIF, ET DISPOSITIF DE VÉRIFICATION LOGIQUE
(JA) 論理検証方法、論理モジュールデータ、デバイスデータおよび論理検証装置
Abrégé : front page image
(EN)A logic verification method for performing a logic verification of an integrated circuit with device data defining the function of the integrated circuit. The logic verification method comprises a device data reading step of reading the device data which is made to contain a plurality of logic module data containing first circuit data defining a predetermined function with a hardware description language, and second circuit data containing timing information in an aging operation and defining the same function as that of the first circuit data with a logic circuit including a gate circuit, a selection step of selecting either the first circuit data or the second circuit data in logic module data belonging to the device data, and a verification step for performing a logic verifying operation based on the device data using the circuit data selected.
(FR)L’invention concerne un procédé de vérification logique pour réaliser la vérification logique d’un circuit intégré avec des données de dispositif définissant la fonction du circuit intégré. Le procédé de vérification logique comprend une étape de lecture des données du dispositif consistant à lire les données du dispositif qui sont telles qu’elles contiennent une pluralité de données de module logique contenant les données d’un premier circuit définissant une fonction prédéterminée avec un langage de description du matériel, et les données d’un second circuit contenant des informations temporelles dans une opération de classement chronologique et définissant la même fonction que celle des données du premier circuit avec un circuit logique incluant un circuit à porte, une étape de sélection consistant à sélectionner les données du premier circuit ou les données du second circuit dans les données de module logique appartenant aux données du dispositif, et une étape de vérification pour réaliser l’opération de vérification logique sur la base des données du dispositif à l’aide des données du circuit sélectionné.
(JA) 集積回路の機能を定義したデバイスデータを用いて集積回路の論理検証を行う論理検証方法であって、ハードウェア記述言語によって所定の機能を定義した第1回路データと、経時的な処理におけるタイミング情報を含み、ゲート回路を含む論理回路によって第1回路データと同一機能を定義した第2回路データとを含む複数の論理モジュールデータを含んで形成されたデバイスデータを読み込むデバイスデータ読込工程と、デバイスデータに備わる論理モジュールデータにおいて、第1回路データまたは第2回路データのいずれか一方を選択する選択工程と、選択した回路データを用いたデバイスデータに基づく論理検証動作を行う検証工程と、を含むことを特徴とする論理検証方法を提供する。
États désignés : AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MA, MD, MG, MK, MN, MW, MX, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RU, SC, SD, SE, SG, SK, SL, SM, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, YU, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IS, IT, LT, LU, LV, MC, NL, PL, PT, RO, SE, SI, SK, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : japonais (JA)
Langue de dépôt : japonais (JA)