WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2006024989) PUCE COMPRENANT AU MOINS UNE CONFIGURATION DE CONTACTS DE TEST
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2006/024989    N° de la demande internationale :    PCT/IB2005/052770
Date de publication : 09.03.2006 Date de dépôt international : 24.08.2005
CIB :
H01L 23/485 (2006.01)
Déposants : KONINKLIJKE PHILIPS ELECTRONICS N.V. [NL/NL]; Groenewoudseweg 1, NL-5621 BA Eindhoven (NL) (Tous Sauf US).
SCHEUCHER, Heimo [AT/AT]; (AT) (US Seulement).
PUNTIGAM, Werner [AT/AT]; (AT) (US Seulement).
BURGER, Thomas [AT/AT]; (AT) (US Seulement)
Inventeurs : SCHEUCHER, Heimo; (AT).
PUNTIGAM, Werner; (AT).
BURGER, Thomas; (AT)
Mandataire : RÖGGLA, Harald; NXP Semiconductors, Intellectual Property Department, Gutheil-Schoder-Gasse 8-12, A-1101 Vienna (AT)
Données relatives à la priorité :
04104169.0 31.08.2004 EP
Titre (EN) CHIP COMPRISING AT LEAST ONE TEST CONTACT CONFIGURATION
(FR) PUCE COMPRENANT AU MOINS UNE CONFIGURATION DE CONTACTS DE TEST
Abrégé : front page image
(EN)In a chip (2) comprising a semiconductor body (6) and an integrated circuit (7) formed in the semiconductor body (6) and a passivation layer (14) designed to protect the integrated circuit (7) and a test contact configuration (15), the test contact configuration (15) has a test contact layer (16) lying below the passivation layer (14) and a test contact block (18) connected to the test contact layer (16), which test contact block (18) with a portion thereof projects through a hole (17) in the passivation layer (14) to the test contact layer (16) and is connected to the test contact layer (16), wherein the test contact block (18) has a contact region (20) lying above the passivation layer (14).
(FR)Dans une puce (2) comprenant un boîtier semi-conducteur (6) et un circuit intégré (7) formé dans le boîtier semi-conducteur (6) et une couche de passivation (14) conçue pour protéger le circuit intégré (7) et une configuration de contacts de test (15), la configuration de contacts de test (15) comprend une couche de contacts de test (16) située sous la couche de passivation (14) et un bloc de contacts de test (18) connecté à la couche de contacts de test (16), ledit bloc de contacts de test (18) comportant une partie qui passe par un trou (17) fait dans la couche de passivation (14), jusqu'à la couche de contacts de test (16), et relié à la couche de contacts de test (16), le bloc de contacts de test (18) comprenant une région de contact (20) située au-dessus de la couche de passivation (14).
États désignés : AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MA, MD, MG, MK, MN, MW, MX, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RU, SC, SD, SE, SG, SK, SL, SM, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, YU, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IS, IT, LT, LU, LV, MC, NL, PL, PT, RO, SE, SI, SK, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)