WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2006022287) DISPOSITIF A SEMICONDUCTEUR PROTEGEANT DES SURTENSIONS
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2006/022287    N° de la demande internationale :    PCT/JP2005/015334
Date de publication : 02.03.2006 Date de dépôt international : 24.08.2005
Demande présentée en vertu du Chapitre 2 :    25.05.2006    
CIB :
H01L 29/866 (2006.01), H01L 21/822 (2006.01), H01L 27/04 (2006.01), H01L 21/329 (2006.01), H01L 29/861 (2006.01)
Déposants : MATSUSHITA ELECTRIC INDUSTRIAL CO., LTD. [JP/JP]; 1006, Oaza Kadoma, Kadoma-shi, Osaka 5718501 (JP) (Tous Sauf US).
OHNISHI, Kazuhiro; (US Seulement)
Inventeurs : OHNISHI, Kazuhiro;
Mandataire : IKEUCHI SATO & PARTNER PATENT ATTORNEYS; 26th Floor, OAP TOWER, 8-30, Tenmabashi 1-chome, Kita-ku, Osaka-shi, Osaka 530-6026 (JP)
Données relatives à la priorité :
2004-248830 27.08.2004 JP
Titre (EN) SEMICONDUCTOR DEVICE FOR SURGE PROTECTION
(FR) DISPOSITIF A SEMICONDUCTEUR PROTEGEANT DES SURTENSIONS
(JA) サージ保護用半導体装置
Abrégé : front page image
(EN)A semiconductor device having a high surge resistance is provided for surge protection. A semiconductor substrate (10) included in the semiconductor device for surge protection includes a high concentration first conductivity type semiconductor substrate (1), a low concentration first conductivity type semiconductor layer (2), a high concentration first conductivity type semiconductor layer (4), a second conductivity type semiconductor layer (3), and a cylindrical low concentration second conductivity type semiconductor layer (5) which extends into the low concentration first conductivity type semiconductor layer (2) from its surface, sharing an axis line with the high concentration first conductivity type semiconductor layer (4), and has an interface (J4) with the high concentration first conductivity type semiconductor layer (4) and an interface (J5) with the second conductivity type semiconductor layer (3). The impurity concentration of the low concentration second conductivity type semiconductor layer (5) is lower than that of the second conductivity type semiconductor layer (3).
(FR)L’invention concerne un dispositif à semiconducteur présentant une grande résistance aux surtensions, destiné à assurer une protection contre les surtensions. Un substrat en semiconducteur (10) incorporé dans le dispositif à semiconducteur protégeant des surtensions comporte un substrat en semiconducteur de type à forte concentration et première conductivité (1), une couche en semiconducteur de type à faible concentration et première conductivité (2), une couche en semiconducteur de type à forte concentration et première conductivité (4), une couche en semiconducteur de type à deuxième conductivité (3) et une couche en semiconducteur cylindrique de type à faible concentration et deuxième conductivité (5) se prolongeant dans la couche en semiconducteur de type à faible concentration et première conductivité (2) par sa surface, en partageant une ligne axiale avec la couche en semiconducteur de type à forte concentration et première conductivité (4), et présente une interface (J4) avec la couche en semiconducteur de type à forte concentration et première conductivité (4) et une interface (J5) avec la couche en semiconducteur de type à deuxième conductivité (3). La concentration d’impuretés dans la couche en semiconducteur de type à faible concentration et deuxième conductivité (5) est inférieure à celle de la couche en semiconducteur de type à deuxième conductivité (3).
(JA) 耐サージ性の高いサージ保護用半導体装置を提供する。  本発明のサージ保護用半導体装置に含まれる半導体基板(10)は、高濃度第一導電型半導体基板(1)と、低濃度第一導電型半導体層(2)と、高濃度第一導電型半導体層(4)と、第二導電型半導体層(3)と、低濃度第一導電型半導体層(2)の表面から低濃度第一導電型半導体層(2)の層内に高濃度第一導電型半導体層(4)と軸線を共有するように延在し、且つ高濃度第一導電型半導体層(4)との界面(J4)及び第二導電型半導体層(3)との界面(J5)を有する円筒状の低濃度第二導電型半導体層(5)とを含む。また、低濃度第二導電型半導体層(5)の不純物濃度が、第二導電型半導体層(3)の不純物濃度より低い。
États désignés : AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MA, MD, MG, MK, MN, MW, MX, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RU, SC, SD, SE, SG, SK, SL, SM, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, YU, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IS, IT, LT, LU, LV, MC, NL, PL, PT, RO, SE, SI, SK, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : japonais (JA)
Langue de dépôt : japonais (JA)