WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2005089086) PROCEDE ET DISPOSITIF DE RETENUE DE LIGNE DE LECTURE DE BITS POUR DISPOSITIFS DRAM DE CELLULE DE GAIN
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2005/089086    N° de la demande internationale :    PCT/US2004/027650
Date de publication : 29.09.2005 Date de dépôt international : 25.08.2004
Demande présentée en vertu du Chapitre 2 :    25.03.2005    
CIB :
G11C 11/4094 (2006.01), G11C 11/4099 (2006.01), G11C 7/12 (2006.01), G11C 7/14 (2006.01), G11C 7/00 (2006.01)
Déposants : INTERNATIONAL BUSINESS MACHINES CORPORATION [US/US]; New Orchard Road, Armonk, NY 10504 (US) (Tous Sauf US).
KIRIHATA, Toshiaki [JP/US]; (US) (US Seulement)
Inventeurs : KIRIHATA, Toshiaki; (US)
Mandataire : ABATE, Joseph; International Business Machines Corporation, Dept. 18G, Building 300/482, 2070 Route 52, Hopewell Junction, NY 12533 (US)
Données relatives à la priorité :
10/604,911 26.08.2003 US
Titre (EN) METHOD AND APPARATUS FOR READ BITLINE CLAMPING FOR GAIN CELL DRAM DEVICES
(FR) PROCEDE ET DISPOSITIF DE RETENUE DE LIGNE DE LECTURE DE BITS POUR DISPOSITIFS DRAM DE CELLULE DE GAIN
Abrégé : front page image
(EN)A dynamic random access memory (DRAM) storage device includes a storage cell (100) having a plurality of transistors (112, 114, 116) arranged in a gain cell configuration, the gain cell (100) coupled to a read bitline (RBL) and a write bitline (WBL). A dummy cell (200) as a clamping device for the read bitline (RBL), wherein the dummy cell (200) opposes a read bitline (RBL) voltage swing during a read operation of the storage cell (100).
(FR)Une mémoire vive dynamique (DRAM) comprend une cellule de mémoire dotée d'une pluralité de transistors disposés dans une configuration de cellule de gain, cette dernière étant couplée à une ligne de bits de lecture ainsi qu'à une ligne de bits d'écriture. Une cellule de compensation est configurée comme un dispositif de retenue pour la ligne de bits de lecture, la cellule de compensation s'opposant à un écart de tension de ligne de bits de lecture qui se produit au cours de l'opération de lecture de la cellule de mémoire.
États désignés : AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MA, MD, MG, MK, MN, MW, MX, MZ, NA, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RU, SC, SD, SE, SG, SK, SL, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, YU, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IT, LU, MC, NL, PL, PT, RO, SE, SI, SK, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)