WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2005088702) DISPOSITIF SEMI-CONDUCTEUR
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2005/088702    N° de la demande internationale :    PCT/JP2005/004571
Date de publication : 22.09.2005 Date de dépôt international : 15.03.2005
CIB :
G01R 31/28 (2006.01), H01L 21/3205 (2006.01), H01L 21/60 (2006.01), H01L 21/82 (2006.01), H01L 21/822 (2006.01), H01L 27/04 (2006.01)
Déposants : MATSUSHITA ELECTRIC INDUSTRIAL CO., LTD. [JP/JP]; 1006, Oaza Kadoma, Kadoma-shi, Osaka 5718501 (JP) (Tous Sauf US).
KOMATSU, Shigeyuki; (US Seulement)
Inventeurs : KOMATSU, Shigeyuki;
Mandataire : NAKAJIMA, Shiro; 6F, Yodogawa 5-Bankan, 2-1, Toyosaki 3-chome, Kita-ku, Osaka-shi, Osaka 5310072 (JP)
Données relatives à la priorité :
2004-074283 16.03.2004 JP
Titre (EN) SEMICONDUCTOR DEVICE
(FR) DISPOSITIF SEMI-CONDUCTEUR
(JA) 半導体装置
Abrégé : front page image
(EN)A semiconductor device with a reduced area is provided without damaging a functional element under a pad by stress. The semiconductor device is provided with a plurality of the pads, which are terminals for external connection, on a semiconductor substrate. On a main plane of the semiconductor device, a dual purpose pad to be used for both probe inspection and assembly is provided in a first area where a probe needle is permitted to apply pressure during probe inspection. On the main plane of the semiconductor device, an assembly pad not to be used for the probe inspection is provided in a second area where the probe needle is not permitted to apply pressure during the probe inspection.
(FR)Il est prévu un dispositif semi-conducteur avec une superficie réduite sans endommager un élément fonctionnel, situé sous un patin, sous l’effet d’une contrainte. Le dispositif semi-conducteur est doté d’une pluralité de patins, constituant des bornes pour branchement externe, sur un substrat semi-conducteur. Sur un plan principal du dispositif semi-conducteur, un patin double usage à utiliser à la fois pour l’inspection par sonde et l’assemblage est prévu dans une première zone dans laquelle une aiguille de sonde va appliquer une pression pendant l’inspection par sonde. Sur le plan principal du dispositif semi-conducteur, un patin d’assemblage à ne pas utiliser pour l’inspection par sonde est prévu dans une seconde zone dans laquelle l’aiguille de sonde ne pourra pas appliquer de pression pendant l’inspection par sonde.
(JA) パッド下の機能素子が応力によるダメージを受けることなく、面積を縮小することができる半導体装置を提供することを目的とする。  半導体基板上に外部接続用の端子である複数のパッドを有する半導体装置であって、当該半導体装置の主面における、プローブ針によるプローブ検査時の加圧が許可された第1の領域に、プローブ検査及び組立の両方に用いる兼用パッドを有し、当該半導体装置の主面における、プローブ針によるプローブ検査時の加圧が禁止された第2の領域に、プローブ検査には用いない組立用パッドを有することを特徴とする。
États désignés : AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, KE, KG, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MA, MD, MG, MK, MN, MW, MX, MZ, NA, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RU, SC, SD, SE, SG, SK, SL, SM, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, YU, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IS, IT, LT, LU, MC, NL, PL, PT, RO, SE, SI, SK, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : japonais (JA)
Langue de dépôt : japonais (JA)