WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2005086786) DISPOSITIF ET PROCEDE PERMETTANT DE REALISER DES ESSAIS OPTO-ELECTRONIQUES AU NIVEAU DES TRANCHES
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2005/086786    N° de la demande internationale :    PCT/US2005/007473
Date de publication : 22.09.2005 Date de dépôt international : 08.03.2005
CIB :
G01R 31/26 (2006.01)
Déposants : SIOPTICAL, INC. [US/US]; 7540 Windsor Drive, Lower Level, Allentown, PA 18195 (US) (Tous Sauf US).
GOTHOSKAR, Prakash [IN/US]; (US) (US Seulement).
GHIRON, Margaret [US/US]; (US) (US Seulement).
MONTGOMERY, Robert Keith [US/US]; (US) (US Seulement).
PATEL, Vipulkumar [US/US]; (US) (US Seulement).
SHASTRI, Kalpendu [US/US]; (US) (US Seulement).
PATHAK, Soham [US/US]; (US) (US Seulement).
PIEDE, David [US/US]; (US) (US Seulement).
YANUSHEFSKI, Katherine, A. [US/US]; (US) (US Seulement)
Inventeurs : GOTHOSKAR, Prakash; (US).
GHIRON, Margaret; (US).
MONTGOMERY, Robert Keith; (US).
PATEL, Vipulkumar; (US).
SHASTRI, Kalpendu; (US).
PATHAK, Soham; (US).
PIEDE, David; (US).
YANUSHEFSKI, Katherine, A.; (US)
Mandataire : KOBA, Wendy, W.; P.O. Box 556, Springtown, PA 18081 (US)
Données relatives à la priorité :
60/551,316 08.03.2004 US
11/075,430 08.03.2005 US
Titre (EN) WAFER-LEVEL OPTO-ELECTRONIC TESTING APPARATUS AND METHOD
(FR) DISPOSITIF ET PROCEDE PERMETTANT DE REALISER DES ESSAIS OPTO-ELECTRONIQUES AU NIVEAU DES TRANCHES
Abrégé : front page image
(EN)A wafer-level testing arrangement for opto-electronic devices formed in a silicon-on-insulator (SOI) wafer structure utilizes a single opto-electronic testing element to perform both optical and electrical testing. Beam steering optics may be formed on the testing element and used to facilitate the coupling between optical probe signals and optical coupling elements (e.g., prism couplers, gratings) formed on the top surface of the SOI structure. The optical test signals are thereafter directed into optical waveguides formed in the top layer of the SOI structure. The opto­electronic testing element also comprises a plurality of electrical test pins that are positioned to contact a plurality of bondpad test sites on the opto-electronic device and perform electrical testing operations. The optical test signal results may be converted into electrical representations within the SOI structure and thus returned to the testing element as electrical signals.
(FR)L'invention concerne un dispositif permettant de réaliser des essais au niveau des tranches, destiné à des dispositifs opto-électroniques formés dans une structure de tranche de silicium sur isolant, utilisant un élément d'essai opto-électronique unique pouvant réaliser à la fois les essais optiques et électriques. Des éléments optiques de pointage du faisceau peuvent être formés sur l'élément d'essai et utilisés pour faciliter le couplage entre des signaux de sonde optique et des éléments de couplage optique (coupleurs par prisme, réseaux gravés, par exemple) formés sur la surface supérieure de la structure de tranche de silicium sur isolant. Les signaux d'essai optique sont ensuite dirigés vers des guides d'ondes optiques formés dans la couche supérieure de la structure de tranche de silicium sur isolant. L'élément d'essai opto-électronique comprend également une pluralité de broches d'essai électrique qui sont disposées de façon à entrer en contact avec une pluralité de sites d'essai de plot de connexion sur le dispositif opto-électronique et à réaliser des opérations d'essai électrique. Les résultats de l'essai optique peuvent être convertis en représentations électriques dans la structure de tranche de silicium sur isolant, puis renvoyés à l'élément d'essai sous forme de signaux électriques.
États désignés : AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MA, MD, MG, MK, MN, MW, MX, MZ, NA, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RU, SC, SD, SE, SG, SK, SL, SM, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, YU, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IS, IT, LT, LU, MC, NL, PL, PT, RO, SE, SI, SK, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)