WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2005083782) MEMOIRES EEPROM NROM VERTICALES
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2005/083782    N° de la demande internationale :    PCT/US2005/004815
Date de publication : 09.09.2005 Date de dépôt international : 16.02.2005
Demande présentée en vertu du Chapitre 2 :    20.09.2005    
CIB :
H01L 21/8246 (2006.01), H01L 27/115 (2006.01)
Déposants : MICRON TECHNOLOGY, INC. [US/US]; 8000 South Federal Way, Boise, ID 83716 (US) (Tous Sauf US).
FORBES, Leonard [US/US]; (US) (US Seulement)
Inventeurs : FORBES, Leonard; (US)
Mandataire : WALSETH, Andrew, C.; P.O. Box 581009, Minneapolis, MN 55458-1009 (US)
Données relatives à la priorité :
10/785,310 24.02.2004 US
Titre (EN) VERTICAL EEPROM NROM MEMORY DEVICES
(FR) MEMOIRES EEPROM NROM VERTICALES
Abrégé : front page image
(EN)NROM EEPROM memory devices and arrays are described that facilitate the use of vertical NROM memory cells and select gates in NOR or NAND high density memory architectures. Memory embodiments of the present invention utilize vertical select gates and NROM memory cells to form NOR and NAND NROM architecture memory cell strings, segments, and arrays. These NROM memory cell architectures allow for improved high density memory devices or arrays with integral select gates that can take advantage of the feature sizes semiconductor fabrication processes are generally capable of and yet do not suffer from charge separation issues in typical multi-bit NROM cells. The memory cell architectures also allow for mitigation of disturb and overerasure issues by placing the NROM memory cells behind select gates that isolate the memory cells from their associated bit/data lines and/or source lines.
(FR)L'invention concerne des mémoires et des matrices mémoire NROM EEPROM facilitant l'utilisation des cellules mémoire NROM verticales et des portes de sélection NON-OU et NON-ET dans les architectures mémoire haute densité. Les formes de réalisation décrites utilisent des portes de sélection verticales et des cellules mémoire NROM pour former des chaînes, des segments et des réseaux de cellules mémoire à architecture NROM NON-OUI et NON-ET. Ces architectures de cellules mémoire NROM permettent d'obtenir des mémoires ou des matrices mémoire haute densité améliorées à portes de sélection intégrées, permettant d'exploiter les réductions dimensionnelles dont les processus de fabrication de semi-conducteurs sont capables, sans pour autant souffrir des problèmes de séparation de charges des cellules NROM multibit conventionnelles. Ces architectures de cellules mémoire permettent en outre d'atténuer les problèmes de perturbations et de sureffacement grâce au positionnement des cellules mémoire NROM derrière les portes de sélection, lesquelles isolent les cellules mémoire de leurs lignes de bits/données, et/ou lignes de source.
États désignés : AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MA, MD, MG, MK, MN, MW, MX, MZ, NA, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RU, SC, SD, SE, SG, SK, SL, SM, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, YU, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IS, IT, LT, LU, MC, NL, PL, PT, RO, SE, SI, SK, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)