Recherche dans les collections de brevets nationales et internationales

1. (WO2005083572) APPAREIL DE CONTRÔLE DE MÉMOIRE, PROCÉDÉ DE CONTRÔLE DE MÉMOIRE, PROGRAMME DE CONTRÔLE DE MÉMOIRE, ET APPAREIL DE DÉTECTION D’IMAGE

Pub. No.:    WO/2005/083572    International Application No.:    PCT/JP2005/003556
Publication Date: 9 sept. 2005 International Filing Date: 24 févr. 2005
IPC: G06F 12/00
G06F 12/02
G06F 12/06
Applicants: SONY CORPORATION
ソニー株式会社
HARANO, Takeshi
原野 猛
Inventors: HARANO, Takeshi
原野 猛
Title: APPAREIL DE CONTRÔLE DE MÉMOIRE, PROCÉDÉ DE CONTRÔLE DE MÉMOIRE, PROGRAMME DE CONTRÔLE DE MÉMOIRE, ET APPAREIL DE DÉTECTION D’IMAGE
Abstract:
Obtenir des performances d’écritures équivalentes ou supérieures à celle de type DDR même si l’on utilise une mémoire autre que DDR. Un circuit de contrôle de fréquence (20) produit deux signaux d’horloge de phase différente et les injecte dans des dispositifs mémoire respectifs correspondants (70,71). Le circuit de contrôle de fréquence (20) injecte également la pluralité de signaux d’horloge de phase différente dans chacun des éléments suivants : partie productrice de signal de commande (30), partie productrice d’adresse (40) et partie productrice de données de sortie (50), qui vont alors générer des signaux de commande, des signaux d’adresse et des données à écrire, respectivement, en respectant le minutage correspondant à la pluralité de signaux d’horloge de phase différente, pour les injecter dans chacun des dispositifs mémoire (70,71).