Recherche dans les collections de brevets nationales et internationales
Certains contenus de cette application ne sont pas disponibles pour le moment.
Si cette situation persiste, veuillez nous contacter àObservations et contact
1. (WO2005069364) CARTE MONTEE, PROCEDE DE MONTAGE DE COMPOSE ELECTRONIQUE, COMPOSANT ELECTRONIQUE, ET CARTE DE CIRCUIT
Dernières données bibliographiques dont dispose le Bureau international

N° de publication : WO/2005/069364 N° de la demande internationale : PCT/JP2005/000213
Date de publication : 28.07.2005 Date de dépôt international : 12.01.2005
CIB :
H01L 21/60 (2006.01)
H ÉLECTRICITÉ
01
ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
L
DISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
21
Procédés ou appareils spécialement adaptés à la fabrication ou au traitement de dispositifs à semi-conducteurs ou de dispositifs à l'état solide, ou bien de leurs parties constitutives
02
Fabrication ou traitement des dispositifs à semi-conducteurs ou de leurs parties constitutives
04
les dispositifs présentant au moins une barrière de potentiel ou une barrière de surface, p.ex. une jonction PN, une région d'appauvrissement, ou une région de concentration de porteurs de charges
50
Assemblage de dispositifs à semi-conducteurs en utilisant des procédés ou des appareils non couverts par l'un uniquement des groupes H01L21/06-H01L21/326185
60
Fixation des fils de connexion ou d'autres pièces conductrices, devant servir à conduire le courant vers le ou hors du dispositif pendant son fonctionnement
Déposants :
松下電器産業株式会社 MATSUSHITA ELECTRIC INDUSTRIAL CO., LTD. [JP/JP]; 〒5718501 大阪府門真市大字門真1006番地 Osaka 1006, Oaza Kadoma, Kadoma-shi, Osaka 5718501, JP (AllExceptUS)
黒石 友明 KUROISHI, Tomoaki; null (UsOnly)
八木 能彦 YAGI, Yoshihiko; null (UsOnly)
中村 浩二郎 NAKAMURA, Koujiro; null (UsOnly)
Inventeurs :
黒石 友明 KUROISHI, Tomoaki; null
八木 能彦 YAGI, Yoshihiko; null
中村 浩二郎 NAKAMURA, Koujiro; null
Mandataire :
河宮 治 KAWAMIYA, Osamu; 〒5400001 大阪府大阪市中央区城見1丁目3番7号IMPビル 青山特許事務所 Osaka Aoyama & Partners, IMP Building 3-7, Shiromi 1-chome Chuo-ku, Osaka-shi Osaka 5400001, JP
Données relatives à la priorité :
2004-00527113.01.2004JP
Titre (EN) MOUNTED BOARD, ELECTRONIC COMPONENT MOUNTING METHOD, ELECTRONIC COMPONENT, AND WIRING BOARD
(FR) CARTE MONTEE, PROCEDE DE MONTAGE DE COMPOSE ELECTRONIQUE, COMPOSANT ELECTRONIQUE, ET CARTE DE CIRCUIT
(JA) 実装済基板、電子部品実装方法、電子部品、及び配線基板
Abrégé :
(EN) A mounted board (40) comprises a wiring board (20) on which a board electrode (22) is formed, an electronic component (10) having a bump (13), and a nonconductive resin (30) for bonding the electronic component (10) to the wiring board (20). The region between the end (131) of the bump (13) and the board electrode (22) includes contact regions (51) where the end (131) is in contact with the board electrode (22) and a resin interposition region (52) where the nonconductive resin (30) is interposed around the contact regions (51). In the contact regions (51), projections formed on the end (131) of the bump (13) are crushed when brought into contact with and pressed against the board electrode (22), thereby enhancing the reliability of electrical connection between the bump (13) and the board electrode (22).
(FR) L'invention concerne une carte montée (40) comprenant une carte de circuit (20) sur laquelle est formée une électrode de carte (22), un composé électronique (10) possédant une bosse (13), et une résine non conductrice (30) pour lier le composant électronique (10) à la carte de circuit (20). La zone entre l'extrémité (131) de la bosse (13) et l'électrode de carte (22) comporte des zones de contact (51) où l'extrémité (131) vient en contact avec l'électrode de carte (22) et une zone d'interposition résineuse (52) où la résine non conductrice est posée autour des zones de contact (51). Dans ces zones de contact (51), des protubérances formées sur l'extrémité (131) de la bosse (13) sont écrasées une fois au contact avec l'électrode de carte (22) et pressées contre celle-ci, ce qui renforce la fiabilité de la connexion électrique entre la bosse (13) et l'électrode de carte (22).
(JA)  実装済基板(40)は、基板電極(22)が形成された配線基板(20)と、バンプ(13)が形成された電子部品(10)と、配線基板(20)と電子部品(10)とを接着する非導電性樹脂(30)とを備える。バンプ(13)の先端部(131)と基板電極(22)との間の領域は、先端部(131)と基板電極(22)とが接触している複数の接触領域(51)と、複数の接触領域(51)の周囲において非導電性樹脂(30)が介在する樹脂介在領域(52)とを有する。複数の接触領域(51)はバンプ(13)の先端部(131)に形成された複数の突起が押圧により基板電極(22)に接して潰れた領域であり、これにより、バンプ(13)と基板電極(22)との電気的接続の信頼性が高められる。
front page image
États désignés : AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MA, MD, MG, MK, MN, MW, MX, MZ, NA, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RU, SC, SD, SE, SG, SK, SL, SM, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, YU, ZA, ZM, ZW
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IS, IT, LT, LU, MC, NL, PL, PT, RO, SE, SI, SK, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG)
Langue de publication : Japonais (JA)
Langue de dépôt : Japonais (JA)