Recherche dans les collections de brevets nationales et internationales
Certains contenus de cette application ne sont pas disponibles pour le moment.
Si cette situation persiste, veuillez nous contacter àObservations et contact
1. (WO2005069215) ARCHITECTURE DE PROCESSEUR
Dernières données bibliographiques dont dispose le Bureau international

N° de publication : WO/2005/069215 N° de la demande internationale : PCT/IB2004/052933
Date de publication : 28.07.2005 Date de dépôt international : 29.12.2004
CIB :
G06T 1/20 (2006.01)
G PHYSIQUE
06
CALCUL; COMPTAGE
T
TRAITEMENT OU GÉNÉRATION DE DONNÉES D'IMAGE, EN GÉNÉRAL
1
Traitement de données d'image, d'application générale
20
Architectures de processeurs; Configuration de processeurs p.ex. configuration en pipeline
Déposants :
KONINKLIJKE PHILIPS ELECTRONICS N.V. [NL/NL]; Groenewoudseweg 1 NL-5621 BA Eindhoven, NL (AllExceptUS)
DE OLIVEIRA KASTRUP PEREIRA, Bernardo [BR/NL]; NL (UsOnly)
Inventeurs :
DE OLIVEIRA KASTRUP PEREIRA, Bernardo; NL
Mandataire :
ELEVELD, Koop, J.; Prof. Holstlaan 6 NL-5656 AA Eindhoven, NL
Données relatives à la priorité :
04100099.314.01.2004EP
Titre (EN) PROCESSOR ARCHITECTURE
(FR) ARCHITECTURE DE PROCESSEUR
Abrégé :
(EN) An image processing system is provided that comprises first and second memories, each memory having a plurality of addresses, each address being capable of storing the data for a single pixel from an image; means for writing data for a plurality of pixels to the first and second memories, the data being written such that each address contains the data for a single pixel; first and second processors connected to the first and second memories respectively, the processors being adapted to access the data for a single pixel stored in an address of their respective memory, process the data according to a processing algorithm and write the processed data back to the address in their respective memory; and means for reading the processed data for the plurality of pixels from the first and second memories.
(FR) La présente invention concerne un système de traitement d'images qui comprend des première et deuxième mémoires, chaque mémoire comportant une pluralité d'adresses qui sont chacune capables de stocker les données portant sur un unique pixel d'une image; un moyen d'écriture dans les première et deuxième mémoires, de données relatives à une pluralité de pixels, les données étant écrites de sorte que chaque adresse contienne les données relatives à un seul et unique pixel; des premier et deuxième processeurs connectés respectivement aux première et deuxième mémoires, les processeurs étant prévus pour accéder aux données relatives à un unique pixel stockées dans une adresse de leur mémoire respective, traiter les données en fonction d'un algorithme de traitement et écrire de nouveau les données traitées à ladite adresse dans leur mémoire respective; et un moyen de lecture, dans les première et deuxième mémoires, des données traitées relatives à la pluralité de pixels.
front page image
États désignés : AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MA, MD, MG, MK, MN, MW, MX, MZ, NA, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RU, SC, SD, SE, SG, SK, SL, SM, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, YU, ZA, ZM, ZW
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IS, IT, LT, LU, MC, NL, PL, PT, RO, SE, SI, SK, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG)
Langue de publication : Anglais (EN)
Langue de dépôt : Anglais (EN)