Recherche dans les collections de brevets nationales et internationales
Certains contenus de cette application ne sont pas disponibles pour le moment.
Si cette situation persiste, veuillez nous contacter àObservations et contact
1. (WO2005067497) BIT DE RAM STATIQUE TOLERANT AU RAYONNEMENT
Dernières données bibliographiques dont dispose le Bureau international

N° de publication : WO/2005/067497 N° de la demande internationale : PCT/US2004/043631
Date de publication : 28.07.2005 Date de dépôt international : 28.12.2004
CIB :
G11C 11/00 (2006.01)
G PHYSIQUE
11
ENREGISTREMENT DE L'INFORMATION
C
MÉMOIRES STATIQUES
11
Mémoires numériques caractérisées par l'utilisation d'éléments d'emmagasinage électriques ou magnétiques particuliers; Eléments d'emmagasinage correspondants
Déposants :
ACTEL CORPORATION [US/US]; 2061 Stierlin Court Mountain View, CA 94043, US (AllExceptUS)
MCCOLLUM, John [US/US]; US (UsOnly)
Inventeurs :
MCCOLLUM, John; US
Mandataire :
D'ALESSANDRO, Kenneth; Sierra Patent Group, Ltd. P.O. Box 6149 Stateline, NV 89449, US
Données relatives à la priorité :
10/752,22205.01.2004US
Titre (EN) RADIATION TOLERANT SRAM BIT
(FR) BIT DE RAM STATIQUE TOLERANT AU RAYONNEMENT
Abrégé :
(EN) In an integrated circuit, a radiation tolerant static random access memory device comprising a first inverter having an input and an output, a second inverter having an input and an output. A first resistor is coupled between the output of the first inverter and the input of the second inverter. A second resistor is coupled between the output of the second inverter and the input of the first inverter. A first write transistor is coupled to the output of the first inverter and has a gate coupled to a source of a first set of write-control signals and a second write transistor is coupled to the output of the second inverter and has a gate coupled to said source of a second set of write-control signals. Finally, a pass transistor has a gate coupled to the output of on of the first and second inverters.
(FR) Selon l'invention, dans un circuit intégré, un dispositif à mémoire vive statique tolérant au rayonnement comprenant un premier convertisseur alternatif-continu présentant une entrée et une sortie, un second convertisseur alternatif-continu présentant une entrée et une sortie. Une première résistance est couplée entre la sortie du premier convertisseur et l'entrée du second convertisseur. Une seconde résistance est couplée entre la sortie du second convertisseur et l'entrée du premier convertisseur. Un premier transistor d'écriture est couplé à la sortie du premier convertisseur et présente une passerelle couplée à une source d'un premier ensemble de signaux de commande d'écriture et un second transistor d'écriture est couplé à la sortie du second convertisseur et présente une passerelle couplée à ladite source d'un second ensemble de signaux de commande d'écriture. Un transistor de passage présente une passerelle couplée à la sortie du premier et du second convertisseur.
front page image
États désignés : AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MA, MD, MG, MK, MN, MW, MX, MZ, NA, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RU, SC, SD, SE, SG, SK, SL, SM, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, YU, ZA, ZM, ZW
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IS, IT, LT, LU, MC, NL, PL, PT, RO, SE, SI, SK, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG)
Langue de publication : Anglais (EN)
Langue de dépôt : Anglais (EN)
Également publié sous:
EP1702334JP2007519144