Recherche dans les collections de brevets nationales et internationales
Certains contenus de cette application ne sont pas disponibles pour le moment.
Si cette situation persiste, veuillez nous contacter àObservations et contact
1. (WO2005067029) PROCEDE PERMETTANT DE CONDITIONNER DES PUCES DE CIRCUITS INTEGRES
Dernières données bibliographiques dont dispose le Bureau international

N° de publication : WO/2005/067029 N° de la demande internationale : PCT/SG2004/000426
Date de publication : 21.07.2005 Date de dépôt international : 24.12.2004
Demande présentée en vertu du Chapitre 2 : 06.09.2005
CIB :
H01L 21/56 (2006.01) ,H01L 23/31 (2006.01)
H ÉLECTRICITÉ
01
ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
L
DISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
21
Procédés ou appareils spécialement adaptés à la fabrication ou au traitement de dispositifs à semi-conducteurs ou de dispositifs à l'état solide, ou bien de leurs parties constitutives
02
Fabrication ou traitement des dispositifs à semi-conducteurs ou de leurs parties constitutives
04
les dispositifs présentant au moins une barrière de potentiel ou une barrière de surface, p.ex. une jonction PN, une région d'appauvrissement, ou une région de concentration de porteurs de charges
50
Assemblage de dispositifs à semi-conducteurs en utilisant des procédés ou des appareils non couverts par l'un uniquement des groupes H01L21/06-H01L21/326185
56
Capsulations, p.ex. couches de capsulation, revêtements
H ÉLECTRICITÉ
01
ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
L
DISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
23
Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
28
Capsulations, p.ex. couches de capsulation, revêtements
31
caractérisées par leur disposition
Déposants :
INFINEON TECHNOLOGIES AG [DE/SG]; St.-Martin-Srasse 53 81669 Munich, DE (AllExceptUS)
LIN, Tiang Hock [MY/SG]; SG (UsOnly)
Inventeurs :
LIN, Tiang Hock; SG
Mandataire :
WATKIN, Timothy Lawrence Harvey; Lloyd Wise Tanjong Pagar P.O. Box 636 Singapore 910816, GB
Données relatives à la priorité :
200400083-206.01.2004SG
Titre (EN) METHOD FOR PACKAGING INTEGRATED CIRCUIT DIES
(FR) PROCEDE PERMETTANT DE CONDITIONNER DES PUCES DE CIRCUITS INTEGRES
Abrégé :
(EN) A packaging method is proposed in which two substrates 23a, 23b, each carrying at least one die 21a, 21b, are placed back-to-back in a mould 22 with their surfaces 20a, 20b which carry dies facing into respective cavities 24a, 24b. Each cavity is fed liquid resin through at least one respective channel 28a, 28b which introduces the resin into the cavity at a location spaced from the corresponding substrate. Thus a resin body 29a, 29b is formed on each of the substrates 23a, 23b. Thus, a package is produced from each of the two substrates 23a, 23b in a single moulding operation. The invention is particularly suitable for producing flip-chip-in-package-type packages.
(FR) L'invention concerne un procédé de conditionnement dans lequel deux substrats 23a, 23b, comportant chacun au moins une puce 21a, 21b, sont placés dos-à-dos dans un moule 22 de façon que leurs surfaces 20a, 20b qui comportent des puces soient face à face dans des cavités respectives 24a, 24b. Chaque cavité est alimentée en résine liquide par au moins un canal respectif 28a, 28b qui introduit la résine dans la cavité au niveau d'un emplacement espacé du substrat correspondant. Par conséquent, un corps de résine 29a, 29b est formé sur chaque substrat 23a, 23b. Par conséquent, un conditionnement obtenu à partir de chacun de ces deux substrats 23a, 23b en une seule opération de moulage. L'invention convient particulièrement à la production de conditionnements du type connexion par bossages dans un conditionnement.
front page image
États désignés : AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MA, MD, MG, MK, MN, MW, MX, MZ, NA, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RU, SC, SD, SE, SG, SK, SL, SM, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, YU, ZA, ZM, ZW
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IS, IT, LT, LU, MC, NL, PL, PT, RO, SE, SI, SK, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG)
Langue de publication : Anglais (EN)
Langue de dépôt : Anglais (EN)
Également publié sous:
US20070281077