Recherche dans les collections de brevets nationales et internationales
Certains contenus de cette application ne sont pas disponibles pour le moment.
Si cette situation persiste, veuillez nous contacter àObservations et contact
1. (WO2005066801) MECANISME DESTINE A STOCKER DES ALGORITHMES D'OPTIMISATION A L'INTERIEUR DE DONNEES COMPRESSEES
Dernières données bibliographiques dont dispose le Bureau international

N° de publication : WO/2005/066801 N° de la demande internationale : PCT/US2004/043673
Date de publication : 21.07.2005 Date de dépôt international : 23.12.2004
CIB :
G06F 12/08 (2006.01)
G PHYSIQUE
06
CALCUL; COMPTAGE
F
TRAITEMENT ÉLECTRIQUE DE DONNÉES NUMÉRIQUES
12
Accès, adressage ou affectation dans des systèmes ou des architectures de mémoire
02
Adressage ou affectation; Réadressage
08
dans des systèmes de mémoires hiérarchiques, p.ex. systèmes de mémoire virtuelle
Déposants :
INTEL CORPORATION [US/US]; 2200 Mission College Boulevard Santa Clara, CA 95052, US (AllExceptUS)
ADL-TABATABAI, Ali-Reza [US/US]; US (UsOnly)
GHULOUM, Anwar, M. [US/US]; US (UsOnly)
Inventeurs :
ADL-TABATABAI, Ali-Reza; US
GHULOUM, Anwar, M.; US
Mandataire :
VINCENT, Lester, J. ; Blakely, Sokoloff, Taylor & Zafman LLP 12400 Wilshire Boulevard 7th Floor Los Angeles, CA 90025, US
Données relatives à la priorité :
10/747,47429.12.2003US
Titre (EN) A MECHANISM TO INCLUDE HINTS WITHIN COMPRESSED DATA
(FR) MECANISME DESTINE A STOCKER DES ALGORITHMES D'OPTIMISATION A L'INTERIEUR DE DONNEES COMPRESSEES
Abrégé :
(EN) According to one embodiment a computer system is disclosed. The Computer system includes. a central processing unit (CPU), a cache memory coupled to the CPU and a cache. controller coupled to the cache memory. The cache memory includes a plurality of compressible cache lines to store additional data.. The cache controller includes compression logic to compress one orr more of the plurality of cache lines into compressed cache lins, and hint logic to store hint information in unused space within the compressed cache lines.
(FR) L'invention concerne, dans un mode de réalisation, un système informatique. Ledit système informatique comprend: une unité de traitement centrale (UC), une antémémoire couplée à l'UC et un contrôleur de mise en antémémoire couplé à l'antémémoire. Ladite antémémoire comprend une pluralité de lignes d'antémémoire compressibles permettant de stocker des données supplémentaires. Le contrôleur de mise en antémémoire comprend une logique de compression permettant de compresser une ou plusieurs ligne(s) de la pluralité de lignes d'antémémoire en lignes d'antémémoire compressées, et une logique d'algorithmes d'optimisation afin de stocker des informations d'algorithmes d'optimisation dans un espace non utilisé à l'intérieur des lignes d'antémémoire compressées.
front page image
États désignés : AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MA, MD, MG, MK, MN, MW, MX, MZ, NA, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RU, SC, SD, SE, SG, SK, SL, SM, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, YU, ZA, ZM, ZW
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IS, IT, LT, LU, MC, NL, PL, PT, RO, SE, SI, SK, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG)
Langue de publication : Anglais (EN)
Langue de dépôt : Anglais (EN)
Également publié sous:
JP2007517331US20050144387CN1902603