WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2005066782) PROCEDES ET DISPOSITIFS PERMETTANT DE REDUIRE LA « MORTALITE INFANTILE » DES DISPOSITIFS A SEMI-CONDUCTEURS COMPRENANT UNE MEMOIRE VIVE STATIQUE (SRAM)
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2005/066782    N° de la demande internationale :    PCT/US2004/044076
Date de publication : 21.07.2005 Date de dépôt international : 24.12.2004
CIB :
G06F 11/07 (2006.01)
Déposants : INTEL CORPORATION [US/US]; (a Delawere Corporation), 2200 Mission College Boulevard, Santa Clara, CA 95052 (US) (Tous Sauf US).
BOATRIGHT, Bryan [US/US]; (US) (US Seulement).
EAPEN, Ben [IN/US]; (US) (US Seulement).
SHIRLEY, Glenn, C. [US/US]; (US) (US Seulement).
SCAFIDI, Carl [US/US]; (US) (US Seulement)
Inventeurs : BOATRIGHT, Bryan; (US).
EAPEN, Ben; (US).
SHIRLEY, Glenn, C.; (US).
SCAFIDI, Carl; (US)
Mandataire : AUYEUNG, Aloysius T.C.; Schwabe, Williamson & Wyatt, Pacwest Center, 1211 SW 5th Avenue, Suite 1600-1900, Portland, OR 97204 (US)
Données relatives à la priorité :
10/750,562 31.12.2003 US
Titre (EN) METHODS AND APPARATUSES FOR REDUCING BURN IN WITHIN SEMICONDUCTOR DEVICES UTILIZING STATIC RANDOM ACCESS MEMORY (SRAM)
(FR) PROCEDES ET DISPOSITIFS PERMETTANT DE REDUIRE LA « MORTALITE INFANTILE » DES DISPOSITIFS A SEMI-CONDUCTEURS COMPRENANT UNE MEMOIRE VIVE STATIQUE (SRAM)
Abrégé : front page image
(EN)In accordance with various embodiments of the present invention, a cache­equipped semi-conductor device is provided with enhanced error detection logic to detect a first location-independent error within an area of the cache memory and prevent further use of the area if the error is determined to be the second consecutive error associated with a common area.
(FR)Divers modes de réalisation de la présente invention concernent un dispositif semi-conducteur équipé d'une antémémoire, comprenant une logique de détection d'erreur améliorée permettant de détecter une première erreur indépendante de l'emplacement dans une zone de la mémoire cache et d'empêcher toute utilisation ultérieure de cette zone s'il est établi que cette erreur est la seconde erreur consécutive associée à une même zone.
États désignés : AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MA, MD, MG, MK, MN, MW, MX, MZ, NA, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RU, SC, SD, SE, SG, SK, SL, SM, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, YU, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IS, IT, LT, LU, MC, NL, PL, PT, RO, SE, SI, SK, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)