Recherche dans les collections de brevets nationales et internationales
Certains contenus de cette application ne sont pas disponibles pour le moment.
Si cette situation persiste, veuillez nous contacter àObservations et contact
1. (WO2005066646) PROCEDE D'ETALONNAGE D'HORLOGE DE SYNCHRONISATION
Dernières données bibliographiques dont dispose le Bureau international

N° de publication : WO/2005/066646 N° de la demande internationale : PCT/JP2004/018700
Date de publication : 21.07.2005 Date de dépôt international : 15.12.2004
CIB :
G01R 31/319 (2006.01) ,G01R 31/3193 (2006.01)
G PHYSIQUE
01
MÉTROLOGIE; ESSAIS
R
MESURE DES VARIABLES ÉLECTRIQUES; MESURE DES VARIABLES MAGNÉTIQUES
31
Dispositions pour vérifier les propriétés électriques; Dispositions pour la localisation des pannes électriques; Dispositions pour l'essai électrique caractérisées par ce qui est testé, non prévues ailleurs
28
Essai de circuits électroniques, p.ex. à l'aide d'un traceur de signaux
317
Essai de circuits numériques
3181
Essais fonctionnels
319
Matériel d'essai, c.à d. circuits de traitement de signaux de sortie
G PHYSIQUE
01
MÉTROLOGIE; ESSAIS
R
MESURE DES VARIABLES ÉLECTRIQUES; MESURE DES VARIABLES MAGNÉTIQUES
31
Dispositions pour vérifier les propriétés électriques; Dispositions pour la localisation des pannes électriques; Dispositions pour l'essai électrique caractérisées par ce qui est testé, non prévues ailleurs
28
Essai de circuits électroniques, p.ex. à l'aide d'un traceur de signaux
317
Essai de circuits numériques
3181
Essais fonctionnels
319
Matériel d'essai, c.à d. circuits de traitement de signaux de sortie
3193
avec une comparaison entre la réponse effective et la réponse connue en l'absence d'erreur
Déposants :
株式会社アドバンテスト ADVANTEST CORPORATION [JP/JP]; 〒1790071 東京都練馬区旭町1丁目32番1号 Tokyo 1-32-1, Asahi-cho, Nerima-ku, Tokyo 1790071, JP (AE, AG, AL, AM, AT, AU, AZ, BA, BB, BE, BF, BG, BJ, BR, BW, BY, BZ, CA, CF, CG, CH, CI, CM, CN, CO, CR, CU, CY, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, FR, GA, GB, GD, GE, GH, GM, GN, GQ, GR, GW, HR, HU, ID, IE, IL, IN, IS, IT, JP, KE, KG, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MA, MC, MD, MG, MK, ML, MN, MR, MW, MX, MZ, NA, NE, NI, NL, NO, NZ, OM, PG, PH, PL, PT, RO, RU, SC, SD, SE, SG, SI, SK, SL, SM, SN, SY, SZ, TD, TG, TJ, TM, TN, TR, TT, TZ, UA, UG, UZ, VC, VN, YU, ZA, ZM, ZW)
土井 優 DOI, Masaru [JP/JP]; JP (UsOnly)
Inventeurs :
土井 優 DOI, Masaru; JP
Mandataire :
龍華 明裕 RYUKA, Akihiro; 〒1600022 東京都新宿区新宿1丁目24番12号 東信ビル6階 Tokyo 5F, Shinjuku Square Tower 22-1, Nishi-Shinjuku 6-chome Shinjuku-ku, Tokyo 163-1105, JP
Données relatives à la priorité :
2004-00473309.01.2004JP
Titre (EN) TIMING CLOCK CALIBRATION METHOD
(FR) PROCEDE D'ETALONNAGE D'HORLOGE DE SYNCHRONISATION
(JA) タイミングクロック校正方法
Abrégé :
(EN) There is provided a timing clock calibration method for calibrating a timing clock. The method includes: a step of detecting the edge of the timing clock several times while changing the shift amount of the edge of the shift clock, so as to calibrate the shift amount of the shift clock by using the timing clock cycle as a reference; a step of generating a shift clock by the calibrated shift clock generation unit while shifting the shift clock edge by a predetermined shift amount; and a step of detecting the edge of the shift clock which has been shifted by the predetermined shift amount while changing the delay amount of the timing clock, so as to calibrate the delay amount required for delaying the timing clock by the predetermined shift amount.
(FR) La présente invention a trait à un procédé d'étalonnage d'horloge de synchronisation pour l'étalonnage d'une horloge de synchronisation. Le procédé comprend les étapes suivantes : la détection de la limite de l'horloge de synchronisation plusieurs fois tout en modifiant la quantité de décalage de la limite de l'horloge de décalage, en vue de l'étalonnage d'une quantité de décalage de l'horloge de décalage à l'aide d'un cycle d'horloge comme référence ; la génération d'un horloge de décalage par l'unité de génération d'horloge de décalage étalonnée tout en modifiant la limite de l'horloge de décalage par une quantité de décalage prédéterminée ; et la détection de la limite de l'horloge de décalage qui à été soumis à un décalage par la quantité de décalage prédéterminée tout en modifiant la quantité de retard de l'horloge de synchronisation, en vue de l'étalonnage de la quantité de retard requise pour la temporisation de l'horloge de synchronisation par la quantité de décalage prédéterminée.
(JA)  タイミングクロックを校正するタイミングクロック校正方法であって、シフトクロックのエッジのシフト量を変化させながら、タイミングクロックのエッジを複数回検出することにより、タイミングクロックの周期を基準として、シフトクロックのエッジのシフト量を校正する段階と、校正されたシフトクロック発生部がシフトクロックのエッジを所定のシフト量をシフトさせて発生する段階と、タイミングクロックの遅延量を変化させながら、所定のシフト量をシフトされたシフトクロックのエッジを検出することにより、タイミングクロックを所定のシフト量分だけ遅延させるために必要な遅延量を校正する段階とを備える。
front page image
États désignés : AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MA, MD, MG, MK, MN, MW, MX, MZ, NA, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RU, SC, SD, SE, SG, SK, SL, SM, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, YU, ZA, ZM, ZW
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IS, IT, LT, LU, MC, NL, PL, PT, RO, SE, SI, SK, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG)
Langue de publication : Japonais (JA)
Langue de dépôt : Japonais (JA)
Également publié sous:
KR1020060106855JPWO2005066646US20060284621DE112004002615