Recherche dans les collections de brevets nationales et internationales
Certains contenus de cette application ne sont pas disponibles pour le moment.
Si cette situation persiste, veuillez nous contacter àObservations et contact
1. (WO2005062467) PROTECTION DU NIVEAU SYSTEME DE CIRCUITS LOGIQUES COMBINATOIRES ASYNCHRONES
Dernières données bibliographiques dont dispose le Bureau international

N° de publication : WO/2005/062467 N° de la demande internationale : PCT/US2004/036814
Date de publication : 07.07.2005 Date de dépôt international : 05.11.2004
CIB :
G06F 17/50 (2006.01)
G PHYSIQUE
06
CALCUL; COMPTAGE
F
TRAITEMENT ÉLECTRIQUE DE DONNÉES NUMÉRIQUES
17
Equipement ou méthodes de traitement de données ou de calcul numérique, spécialement adaptés à des fonctions spécifiques
50
Conception assistée par ordinateur
Déposants :
HONEYWELL INTERNATIONAL INC. [US/US]; 101 Columbia Road P.O. Box 2245 Morristown, NJ 07960, US (AllExceptUS)
CARLSON, Roy, M. [US/US]; US (UsOnly)
ERSTAD, David, O. [US/US]; US (UsOnly)
Inventeurs :
CARLSON, Roy, M.; US
ERSTAD, David, O.; US
Mandataire :
HOIRIIS, David ; Honeywell International INC. 101 Columbia Road P.O. Box 2245 Morristown, NJ 07960, US
Données relatives à la priorité :
10/731,38709.12.2003US
Titre (EN) SYSTEM LEVEL HARDENING OF ASYNCHRONOUS COMBINATIONAL LOGIC CIRCUITS
(FR) PROTECTION DU NIVEAU SYSTEME DE CIRCUITS LOGIQUES COMBINATOIRES ASYNCHRONES
Abrégé :
(EN) A system and method for hardening an asynchronous combinational logic circuit against Single Event Upset (SEU) is presented. The asynchronous combinational logic circuit is located between two asynchronous registers. A fault detector is used to detect a fault at an output of the asynchronous combinational logic circuit caused by SEU. If the fault detector detects a fault, a first asynchronous register is prevented from clearing stored data and a second asynchronous register is prevented from loading data from the asynchronous combinational logic circuit until the fault is cleared. Further, a timer circuit is used to ensure enough time elapses to allow the asynchronous combinational logic circuit to reevaluate itself. The asynchronous combinational logic circuit reevaluates itself by first propagating a NULL wave front to clear the fault and then propagating the data stored in the first asynchronous register to its outputs.
(FR) Système et procédé servant à accroître la résistance d'un circuit logique combinatoire asynchrone contre l'apparition d'événements isolés (Single Event Upset, SEU). Ce circuit logique combinatoire asynchrone est situé entre deux registres asynchrones. On utilise un détecteur de défaut afin de détecter une défaillance à la sortie du circuit logique combinatoire asynchrone provoquée par SEU. Si le détecteur de défaut détecte une défaillance, ceci empêche un premier registre asynchrone de libérer des données mémorisées et un deuxième registre asynchrone de charger des données depuis le circuit logique combinatoire asynchrone jusqu'à élimination de la défaillance. On utilise, de plus, un circuit d'horloge afin de vérifier que l'écoulement de temps est suffisant afin de permettre à ce circuit logique de se réévaluer. Ce circuit logique se réévalue d'abord par propagation d'un front d'ondes NULL pour éliminer le défaut, puis par propagation des données mémorisées dans le premier registre asynchrone vers ses sorties.
front page image
États désignés : AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MA, MD, MG, MK, MN, MW, MX, MZ, NA, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RU, SC, SD, SE, SG, SK, SL, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, YU, ZA, ZM, ZW
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IS, IT, LU, MC, NL, PL, PT, RO, SE, SI, SK, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG)
Langue de publication : Anglais (EN)
Langue de dépôt : Anglais (EN)