Recherche dans les collections de brevets nationales et internationales
Certains contenus de cette application ne sont pas disponibles pour le moment.
Si cette situation persiste, veuillez nous contacter àObservations et contact
1. (WO2005062310) DISPOSITIF DE MEMOIRE FLASH
Dernières données bibliographiques dont dispose le Bureau international

N° de publication : WO/2005/062310 N° de la demande internationale : PCT/US2004/035482
Date de publication : 07.07.2005 Date de dépôt international : 26.10.2004
Demande présentée en vertu du Chapitre 2 : 28.09.2005
CIB :
G11C 16/04 (2006.01)
G PHYSIQUE
11
ENREGISTREMENT DE L'INFORMATION
C
MÉMOIRES STATIQUES
16
Mémoires mortes programmables effaçables
02
programmables électriquement
04
utilisant des transistors à seuil variable, p.ex. FAMOS
Déposants :
ADVANCED MICRO DEVICES, INC. [US/US]; One AMD Place Mail Stop 68 P.O. Box 3453 Sunnyvale, CA 94088-3453, US (AllExceptUS)
HILL, Wiley, Eugene [US/US]; US (UsOnly)
WANG, Haihong [CN/US]; US (UsOnly)
WU, Yider [CN/US]; US (UsOnly)
YU, Bin [CN/US]; US (UsOnly)
Inventeurs :
HILL, Wiley, Eugene; US
WANG, Haihong; US
WU, Yider; US
YU, Bin; US
Mandataire :
DRAKE, Paul, S.; One AMD Place Mail Stop 68 P.O. Box 3453 Sunnyvale, CA 94088-3453, US
WRIGHT Hugh R.; Brookes Batchellor LLP 102-108 Clerkenwell Road London EC1M 5SA, GB
Données relatives à la priorité :
10/726,50804.12.2003US
Titre (EN) FLASH MEMORY DEVICE
(FR) DISPOSITIF DE MEMOIRE FLASH
Abrégé :
(EN) A memory device (100) includes a conductive structure (210), a number of dielectric layers (410­430) and a control gate (510). The dielectric layers (410-430) are formed around the conductive structure (210) and the control gate (510) is formed over the dielectric layers (410-430). A portion of the conductive structure (210) functions as a drain region (1005) for the memory device (100) and at least one of the dielectric layers (410-430) functions as a charge storage structure for the memory device (100). The dielectric layers (410-430) may include oxide-nitride-oxide layers.
(FR) L'invention concerne un dispositif de mémoire (100) qui comprend un structure conductrice (210), un certain nombre de couches diélectriques (410-430) et une grille de commande (510). Les couches diélectriques (410-430) sont formées autour de la structure conductrice (210) et la grille de commande (510) est formée sur les couches diélectriques (410-430). Une partie de la structure conductrice (210) fonctionne en tant que région drain (1005) pour le dispositif de mémoire (100) et au moins une des couches diélectriques (410-430) fonctionne en tant que structure de stockage de charge pour le dispositif de mémoire (100). Les couches diélectriques (410-430) peuvent comprendre des couches oxyde-nitrure-oxyde.
front page image
États désignés : AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MA, MD, MG, MK, MN, MW, MX, MZ, NA, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RU, SC, SD, SE, SG, SK, SL, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, YU, ZA, ZM, ZW
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IT, LU, MC, NL, PL, PT, RO, SE, SI, SK, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG)
Langue de publication : Anglais (EN)
Langue de dépôt : Anglais (EN)
Également publié sous:
KR1020060123264JP2007513519CN1886803