Recherche dans les collections de brevets nationales et internationales
Certains contenus de cette application ne sont pas disponibles pour le moment.
Si cette situation persiste, veuillez nous contacter àObservations et contact
1. (WO2005062168) TRAITEMENT MULTIFILIERE A FAIBLE SURCHARGE SYSTEME PROGRAMMABLE PAR SON UTILISATEUR
Dernières données bibliographiques dont dispose le Bureau international

N° de publication : WO/2005/062168 N° de la demande internationale : PCT/US2004/038987
Date de publication : 07.07.2005 Date de dépôt international : 19.11.2004
CIB :
G06F 9/38 (2006.01) ,G06F 9/48 (2006.01) ,G06F 9/40 (2006.01)
G PHYSIQUE
06
CALCUL; COMPTAGE
F
TRAITEMENT ÉLECTRIQUE DE DONNÉES NUMÉRIQUES
9
Dispositions pour la commande par programme, p.ex. unité de commande
06
utilisant un programme emmagasiné, c. à. d. utilisant une unité de stockage interne de l'équipement de traitement de données pour recevoir et conserver le programme
30
Dispositions pour exécuter des instructions machine, p.ex. le décodage des instructions
38
Exécution simultanée d'instructions
G PHYSIQUE
06
CALCUL; COMPTAGE
F
TRAITEMENT ÉLECTRIQUE DE DONNÉES NUMÉRIQUES
9
Dispositions pour la commande par programme, p.ex. unité de commande
06
utilisant un programme emmagasiné, c. à. d. utilisant une unité de stockage interne de l'équipement de traitement de données pour recevoir et conserver le programme
46
Dispositions pour la multiprogrammation
48
Lancement de programmes; Changement de programmes, p.ex. par interruption
G PHYSIQUE
06
CALCUL; COMPTAGE
F
TRAITEMENT ÉLECTRIQUE DE DONNÉES NUMÉRIQUES
9
Dispositions pour la commande par programme, p.ex. unité de commande
06
utilisant un programme emmagasiné, c. à. d. utilisant une unité de stockage interne de l'équipement de traitement de données pour recevoir et conserver le programme
40
Dispositions pour exécuter des sous-programmes, c. à d. des combinaisons de plusieurs instructions
Déposants :
INTEL CORPORATION [US/US]; 2200 Mission College Boulevard Santa Clara, CA 95052, US (AllExceptUS)
WANG, Perry [US/US]; US (UsOnly)
WANG, Hong [US/US]; US (UsOnly)
SHEN, John [US/US]; US (UsOnly)
SESHADRI, Ashok [US/US]; US (UsOnly)
MAH, Anthony [US/US]; US (UsOnly)
GREENE, William [US/US]; US (UsOnly)
CHANDRA, Ravi [US/US]; US (UsOnly)
DESAI, Piyush [IN/US]; US (UsOnly)
LIAO, Steve, Shih-wei [--/US]; US (UsOnly)
Inventeurs :
WANG, Perry; US
WANG, Hong; US
SHEN, John; US
SESHADRI, Ashok; US
MAH, Anthony; US
GREENE, William; US
CHANDRA, Ravi; US
DESAI, Piyush; US
LIAO, Steve, Shih-wei; US
Mandataire :
VINCENT, Lester, J. ; Blakely Sokoloff Talyor & Zafman 12400 Wilshire Boulevard, 7th Floor Los Angeles, CA 90025, US
Données relatives à la priorité :
10/728,64905.12.2003US
Titre (EN) USER-PROGRAMMABLE LOW-OVERHEAD MULTITHREADING
(FR) TRAITEMENT MULTIFILIERE A FAIBLE SURCHARGE SYSTEME PROGRAMMABLE PAR SON UTILISATEUR
Abrégé :
(EN) A virtual multithreading hardware mechanism provides multi-threading on a single-threaded processor. Thread switches are triggered by user-defined triggers. Synchronous triggers may be defined in the form of special trigger instructions. Asynchronous triggers may be defined via special marking instructions that identify an asynchronous trigger condition. The asynchronous trigger condition may be based on a plurality of atomic processor events. Minimal context information, such as only an instruction pointer address, is maintained by the hardware upon a thread switch. In to contrast to traditional simultaneous multithreading schemes, the virtual multithreading hardware provides thread switches that are transparent to an operating system and that may be performed without operating system intervention.
(FR) L'invention concerne un mécanisme matériel de traitement multifilière offrant un traitement multifilière sur un processeur à filière unique. Les commutateurs de filière sont déclenchés par des déclencheurs définis par l'utilisateur. Les déclencheurs synchrones peuvent être définis sous forme d'instructions de déclencheur spéciales. Les déclencheurs asynchrones peuvent être définis via des instructions de marquage spéciales qui identifient une condition de déclencheur asynchrone. La condition de déclencheur asynchrone peut être basée sur plusieurs événements de processeur atomique. L'information de contexte minimale telle qu'une seule adresse de pointeur d'instruction, est conservé par le matériel lors de la commutation de filière. A l'opposé des schémas multifilières simultanés traditionnels, le matériel multifilière virtuel offre des commutations de filière transparentes à un système de fonctionnement et celles-ci peuvent être mises en oeuvre sans intervention du système de fonctionnement.
front page image
États désignés : AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MA, MD, MG, MK, MN, MW, MX, MZ, NA, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RU, SC, SD, SE, SG, SK, SL, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, YU, ZA, ZM, ZW
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IS, IT, LU, MC, NL, PL, PT, RO, SE, SI, SK, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG)
Langue de publication : Anglais (EN)
Langue de dépôt : Anglais (EN)
Également publié sous:
CN101218561