Recherche dans les collections de brevets nationales et internationales
Certains contenus de cette application ne sont pas disponibles pour le moment.
Si cette situation persiste, veuillez nous contacter àObservations et contact
1. (WO2005060465) MEMOIRE PROGRAMMABLE DE COMPILATEUR DE FAIBLE PUISSANCE PRESENTANT UNE SYNCHRONISATION D'ACCES RAPIDE
Dernières données bibliographiques dont dispose le Bureau international

N° de publication : WO/2005/060465 N° de la demande internationale : PCT/US2004/038027
Date de publication : 07.07.2005 Date de dépôt international : 15.11.2004
CIB :
G11C 7/00 (2006.01)
G PHYSIQUE
11
ENREGISTREMENT DE L'INFORMATION
C
MÉMOIRES STATIQUES
7
Dispositions pour écrire une information ou pour lire une information dans une mémoire numérique
Déposants :
FREESCALE SEMICONDUCTOR, INC. [US/US]; 6501 William Cannon Drive West Austin, TX 78735, US (AllExceptUS)
NICHOLES, James, W. [US/US]; US (UsOnly)
Inventeurs :
NICHOLES, James, W.; US
Mandataire :
KING, Robert, L. ; Corporate Law Department Intellectual Property Section 7700 West Parmer Lane MD: TX32/PL02 Austin, TX 78729, US
Données relatives à la priorité :
10/737,05816.12.2003US
Titre (EN) LOW-POWER COMPILER-PROGRAMMABLE MEMORY WITH FAST ACCESS TIMING
(FR) MEMOIRE PROGRAMMABLE DE COMPILATEUR DE FAIBLE PUISSANCE PRESENTANT UNE SYNCHRONISATION D'ACCES RAPIDE
Abrégé :
(EN) A low-power, compilable memory (100) uses a charging pulse technique to improve access times over other low-power memory implementations. The memory includes circuitry (106, 108) configured to discharge a plurality of bit lines during an inactive memory access period to reduce power consumption. The memory also includes other circuitry (112) that applies a charging pulse during an active memory access period on a select one of the plurality of bit lines in order to improve the memory access times. An automatic memory compiler adjusts a timing circuit (130) to control the duration of the charging pulse and the enabling of a sense amplifier circuit (124)during memory design. The memory compiler provides a programmable physical size of the memory and optimizes the access timing while ensuring reliable sensing. The compiler calculates timing for the timing circuit according to a mathematical formula that provides for highly accurate and predicable access time delays for multiple memory configurations.
(FR) L'invention concerne une mémoire compilable de faible puissance (100) faisant appel à une technique d'impulsion de chargement pour améliorer les temps d'accès sur d'autres mises en oeuvre de mémoire de faible puissance. Cette mémoire comprend une circuiterie (106, 108) conçue pour décharger une pluralité de lignes de bits pendant une période d'accès de mémoire inactive pour réduire une consommation d'énergie. Cette mémoire comprend également une autre circuiterie (112) appliquant des impulsions de chargement pendant une période d'accès de mémoire active, sur une ligne de bits sélectionnée, de sorte à améliorer les temps d'accès de mémoire. Un compilateur de mémoire automatique règle un circuit de synchronisation (130) pour commander la durée des impulsions de chargement et l'activation d'un circuit d'amplificateur de détection (124) pendant la conception de mémoire. Ce compilateur de mémoire présente une taille de mémoire physique programmable et optimise la synchronisation d'accès, tout en assurant une détection fiable. Le compilateur calcule une synchronisation pour le circuit de synchronisation, en fonction d'une formule mathématique permettant de fournir des retards de temps d'accès précis et prévisibles pour des configurations de mémoire multiples.
front page image
États désignés : AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MA, MD, MG, MK, MN, MW, MX, MZ, NA, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RU, SC, SD, SE, SG, SK, SL, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, YU, ZA, ZM, ZW
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IS, IT, LU, MC, NL, PL, PT, RO, SE, SI, SK, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG)
Langue de publication : Anglais (EN)
Langue de dépôt : Anglais (EN)
Également publié sous:
KR1020060114343EP1704570JP2007514268CN1886796