WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Options
Langue d'interrogation
Stemming/Racinisation
Trier par:
Nombre de réponses par page
Certains contenus de cette application ne sont pas disponibles pour le moment.
Si cette situation persiste, veuillez nous contacter àObservations et contact
1. (WO2005048318) DISPOSITIFS A TRANSISTORS INTEGRES A SEMI-CONDUCTEURS D'OXYDE METALLIQUE A BASE DE NITRURE
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication : WO/2005/048318 N° de la demande internationale : PCT/US2004/038582
Date de publication : 26.05.2005 Date de dépôt international : 17.11.2004
CIB :
H01L 29/94 (2006.01)
H ÉLECTRICITÉ
01
ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
L
DISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
29
Dispositifs à semi-conducteurs spécialement adaptés au redressement, à l'amplification, à la génération d'oscillations ou à la commutation et ayant au moins une barrière de potentiel ou une barrière de surface; Condensateurs ou résistances ayant au moins une barrière de potentiel ou une barrière de surface, p.ex. jonction PN, région d'appauvrissement, ou région de concentration de porteurs de charges; Détails des corps semi-conducteurs ou de leurs électrodes
66
Types de dispositifs semi-conducteurs
86
commandés uniquement par la variation du courant électrique fourni, ou uniquement par la tension électrique appliquée, à l'une ou plusieurs des électrodes transportant le courant à redresser, amplifier, faire osciller, ou commuter
92
Condensateurs avec barrière de potentiel ou barrière de surface
94
Dispositifs à métal-isolant-semi-conducteur, p.ex. MOS
Déposants : BRADDOCK, Walter, David, IV[US/US]; US (UsOnly)
JOHNSON, Mark[US/US]; US (UsOnly)
OSEMI, INC.[US/US]; 300 First St., N.E. Rochester, MN 55906, US (AllExceptUS)
Inventeurs : BRADDOCK, Walter, David, IV; US
JOHNSON, Mark; US
Mandataire : NEIFELD, Richard, A.; Neifeld IP Law, P.C. 4813-B Eisenhower Avenue Alexandria, VA 22304, US
Données relatives à la priorité :
60/520,32217.11.2003US
60/527,30608.12.2003US
Titre (EN) NITRIDE METAL OXIDE SEMICONDUCTOR INTEGRATED TRANSISTOR DEVICES
(FR) DISPOSITIFS A TRANSISTORS INTEGRES A SEMI-CONDUCTEURS D'OXYDE METALLIQUE A BASE DE NITRURE
Abrégé :
(EN) A self-aligned enhancement mode or depletion mode nitride based metal-oxide-compound semiconductor field effect transistor (10) includes a gate insulating structure comprised of a first oxide layer that in comprised of gallium oxides or indium oxides compounds (30) positioned immediately on top of the nitride compound semiconductor structure, and a second insulating layer comprised of either (a) oxygen and rare earth elements, (b) gallium oxygen and rare earth elements, or (c) gallium+indium and rare earth elements positioned immediately on top of said first layer. Together the lower indium oxide or gallium oxide layer and the second insulating layer form a epitaxial oxide gate insulating structure. The gate insulating structure and underlying compound semiconductor layer (15) meet at an atomically abrupt interface at the surface of with the compound semiconductor wafer structure (14) that is based on the nitride family of compound semiconductors. The first oxide layer serves to passivate and protect the underlying compound semiconductor surface from the second insulating layer and atmospheric contamination. A refractory metal gate electrode layer (17) is positioned on upper surface (18) of the second insulating layer. The refractory metal is stable on the second insulating layer at elevated temperature. Self-aligned source and drain areas, and source and drain contacts (19, 20) are positioned on the source and drain areas (21, 22) of the device. Multiple devices are then positioned in proximity and the appropriate interconnection metal layers and insulators are utilized in concert with other passive circuit elements to form an integrated circuit structure. Finally, NMOS and PMOS nitride based devices are positioned in proximity to for a complementary metal oxide semiconductor integrated circuit in nitride based compound semiconductors.
(FR) La présente invention a trait à un transistor à effet de champ (10) à semi-conducteurs à base de composés d'oxydes métalliques de nitrure de mode à auto-alignement amélioré et de mode d'appauvrissement comportant une structure d'isolation de grille composée d'une première couche d'oxydes qui est constituée de composés d'oxydes de gallium ou d'oxydes d'indium (30) positionnée immédiatement au-dessus de la structure à semi-conducteurs à base de composés de nitrure, et une deuxième structure d'isolation composée soit (a) d'oxygène et d'éléments de terre rare, (b) de l'oxygène au gallium et des éléments de terre rare, ou (c) du gallium et de l'indium et des éléments de terre rare positionnée immédiatement au-dessus de ladite première couche. La couche inférieure d'oxyde d'indium ou d'oxyde de gallium et la deuxième couche d'isolation forment ensemble une structure d'isolation de grille d'oxyde épitaxiale. La structure d'isolation de grille et la couche semi-conductrice à base de composés sous-jacente (15) se rencontrent à une interface atomiquement abrupte à la surface avec la structure de tranches semi-conductrices à base de composés (14) qui est à base de la famille de nitrures de semi-conducteurs à base de composés. La première couche d'oxyde sert à la passivation et à la protection de la surface semi-conductrice à base de composés sous-jacente contre la deuxième couche d'isolation et la contamination atmosphérique. Une couche d'électrodes grille en métal réfractaire (17) est positionnée à la surface supérieure (18) de la deuxième couche d'isolation. Le métal réfractaire est stable sur la deuxième couche d'isolation à température élevée. La source et des zones de drain auto-alignées, et des contacts de sources et de drains (19, 20) sont positionnés sur les zones de source et de drain (21, 22) du dispositif. Une pluralité de dispositifs sont ensuite positionnés à proximité et les couches métalliques d'interconnexion appropriées et des isolants sont utilisés en association avec d'autres éléments de circuit passifs pour former une structure de circuit intégré. Enfin, des dispositifs à base de nitrure MOS à canal N et MOS à canal P sont positionnés à proximité pour un circuit intégré d'oxyde métallique complémentaire dans des semi-conducteurs à base de composés de nitrure.
front page image
États désignés : AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MA, MD, MG, MK, MN, MW, MX, MZ, NA, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RU, SC, SD, SE, SG, SK, SL, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, YU, ZA, ZM, ZW
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IS, IT, LU, MC, NL, PL, PT, RO, SE, SI, SK, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG)
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)