WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2005045892) ESPACEURS CONFINES UTILISES POUR LA FABRICATION DE SEMI-CONDUCTEURS DE TRANSISTORS A GRILLE DOUBLE
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2005/045892    N° de la demande internationale :    PCT/US2004/035349
Date de publication : 19.05.2005 Date de dépôt international : 20.10.2004
CIB :
H01L 21/8234 (2006.01)
Déposants : FREESCALE SEMICONDUCTOR, INC. [US/US]; 6501 William Cannon Drive West, Austin, Texas 78735 (US) (Tous Sauf US).
MATHEW, Leo [IN/US]; (US) (US Seulement).
MORA, Rode, R. [US/US]; (US) (US Seulement).
NGUYEN, Bich-Yen [US/US]; (US) (US Seulement).
STEPHENS, Tab, A. [US/US]; (US) (US Seulement).
VANDOOREN, Anne, M. [BE/FR]; (FR) (US Seulement)
Inventeurs : MATHEW, Leo; (US).
MORA, Rode, R.; (US).
NGUYEN, Bich-Yen; (US).
STEPHENS, Tab, A.; (US).
VANDOOREN, Anne, M.; (FR)
Mandataire : KING, Robert, L.; Corporate Law Department, Intellectual Property Section, 7700 West Parmer Lane, MD: TX32/PL02, Austin, TX 78729 (US)
Données relatives à la priorité :
10/695,163 28.10.2003 US
Titre (EN) CONFINED SPACERS FOR DOUBLE GATE TRANSISTOR SEMICONDUCTOR FABRICATION PROCESS
(FR) ESPACEURS CONFINES UTILISES POUR LA FABRICATION DE SEMI-CONDUCTEURS DE TRANSISTORS A GRILLE DOUBLE
Abrégé : front page image
(EN)A semiconductor fabrication process includes forming a silicon fin overlying a substrate. A gate dielectric formed on primary faces of the fin. A gate electrode is formed over at least two faces of the fin. Dielectric spacers are then selectively formed in close proximity and confined to the sidewalls of the gate electrode thereby leaving a majority of the primary fin faces exposed. Thereafter a silicide is formed on the primary fin faces. The forming of the gate electrode in one embodiment includes depositing polysilicon over the fin and substrate, depositing a capping layer over the polysilicon, patterning photoresist over the capping layer and etching through the capping layer.
(FR)L'invention porte sur un procédé de fabrication de semi-conducteurs consistant à former une ailette de silicium superposée à un substrat. A cet effet, (i) on forme une grille diélectrique sur les faces primaires de l'ailette; (ii) on forme une électrode de grille sur au moins deux des faces de l'ailette; (iii) on forme sélectivement des espaceurs diélectriques très proches et confinés aux parois de l'électrode de grille, ce qui laisse exposée la majeure partie des faces primaires de l'ailette; et (iv) on forme une couche de siliciure sur les faces primaires de l'ailette. Dans une exécution, la formation de l'électrode de grille comporte les étapes suivantes: dépôt de polysilicium sur l'ailette et le substrat; dépôt d'une couche de revêtement sur le polysilicium; dessin d'une réserve dans la couche de revêtement; et morsure de la couche de revêtement et de la couche de silicium, la réserve étant en place. La morsure produit une largeur de polysilicium inférieur à celle de la couche de revêtement de manière à créer des vides sous la couche de revêtement jouxtant les parois latérales du polysilicium où les espaceurs confinés peuvent être formés.
États désignés : AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MA, MD, MG, MK, MN, MW, MX, MZ, NA, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RU, SC, SD, SE, SG, SK, SL, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, YU, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IT, LU, MC, NL, PL, PT, RO, SE, SI, SK, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)