WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2005041360) ENSEMBLE SOUPLE DE PUCES EMPILEES
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2005/041360    N° de la demande internationale :    PCT/US2003/030640
Date de publication : 06.05.2005 Date de dépôt international : 30.09.2003
Demande présentée en vertu du Chapitre 2 :    15.04.2005    
CIB :
H01R 12/00 (2006.01)
Déposants : INTERNATIONAL BUSINESS MACHINES CORPORATION [US/US]; New Orchard Road, Armonk, NY 10504 (US) (Tous Sauf US).
VOLANT, Richard, P. [US/US]; (US) (US Seulement).
PETRARCA, Kevin, S. [US/US]; (US) (US Seulement).
WALKER, George, F. [US/US]; (US) (US Seulement)
Inventeurs : VOLANT, Richard, P.; (US).
PETRARCA, Kevin, S.; (US).
WALKER, George, F.; (US)
Mandataire : SCHNURMANN, Daniel, H.; International Business Machines Corporation, Dept. 18G Bldg. 300/482, 2070 Route 52, Hopewell Junction, NY 12533 (US)
Données relatives à la priorité :
Titre (EN) FLEXIBLE ASSEMBLY OF STACKED CHIPS
(FR) ENSEMBLE SOUPLE DE PUCES EMPILEES
Abrégé : front page image
(EN)A three-dimensional package consisting of a plurality of folded integrated circuit chips (100, 110, 120) is described wherein at least one chip provides interconnect pathways for electrical connection to additional chips of the stack, and at least one chip (130) is provided with additional interconnect wiring to a substrate (500), package or printed circuit board. Further described, is a method of providing a flexible arrangement of interconnected chips that are folded over into a three-dimensional arrangements to consume less aerial space when mounted on a substrate, second-level package or printed circuit board.
(FR)L'invention concerne un boîtier tridimensionnel comprenant une pluralité de puces de circuit intégré (100, 110, 120) repliées, au moins l'une des puces fournissant des chemins d'interconnexion permettant une connexion électrique avec des puces supplémentaires d'un empilement, et au moins une puce (130) étant dotée d'un câblage d'interconnexion supplémentaire avec un substrat (500), un boîtier ou une carte de circuit imprimé. L'invention concerne également un procédé permettant d'obtenir un agencement souple de puces interconnectées repliées dans des agencements tridimensionnels afin d'occuper moins d'espace lorsqu'elles sont montées sur un substrat, sur un boîtier de second niveau ou sur une carte de circuit imprimé.
États désignés : AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MA, MD, MG, MK, MN, MW, MX, MZ, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RU, SC, SD, SE, SG, SK, SL, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, YU, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (GH, GM, KE, LS, MW, MZ, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IT, LU, MC, NL, PT, RO, SE, SI, SK, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)