WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2005041307) DISPOSITIF A SEMI-CONDUCTEUR ET SON PROCEDE DE PRODUCTION
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2005/041307    N° de la demande internationale :    PCT/JP2003/013582
Date de publication : 06.05.2005 Date de dépôt international : 23.10.2003
CIB :
H01L 21/8234 (2006.01)
Déposants : FUJITSU LIMITED [JP/JP]; 1-1, Kamikodanaka 4-chome, Nakahara-ku, Kawasaki-shi, Kanagawa 211-8588 (JP) (Tous Sauf US).
ANEZAKI, Toru [JP/JP]; (JP) (US Seulement)
Inventeurs : ANEZAKI, Toru; (JP)
Mandataire : TAKAHASHI, Keishiro; Takahashi & Kitayama, 4th Fl., Okachimachi Tohsei Bldg., 3-12-1, Taito, Taito-ku, Tokyo 110-0016 (JP)
Données relatives à la priorité :
Titre (EN) SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE
(FR) DISPOSITIF A SEMI-CONDUCTEUR ET SON PROCEDE DE PRODUCTION
(JA) 半導体装置と半導体装置の製造方法
Abrégé : front page image
(EN)A semiconductor device comprising an insulating film sidewall spacer having barrier properties is disclosed. The semiconductor device comprises a gate oxide film and a gate electrode formed on a semiconductor substrate, source/drain regions formed in the semiconductor substrate, and a first multilayer sidewall spacer formed on a sidewall of the gate electrode. The first multilayer sidewall spacer has two or more layers and includes a nitride film as a layer other than the outermost layer. The outermost layer of the sidewall spacer is composed of an oxide film or an oxynitride film and its bottom surface is in contact with the semiconductor substrate, the gate oxide film or a layer of the sidewall spacer other than the nitride film layer. The semiconductor device may further comprise a multilayer gate electrode structure of a non-volatile memory and a second multilayer sidewall spacer formed on a sidewall of the multilayer gate electrode structure. The second multilayer sidewall spacer has three or more layers and includes a nitride film as an intermediate layer that is out of contact with the semiconductor substrate.
(FR)L'invention concerne un dispositif à semi-conducteur comprenant une entretoise de paroi latérale à film isolant, laquelle présente des propriétés de barrière. Ce dispositif à semi-conducteur comprend un film d'oxyde de grille et une électrode de grille formée sur un substrat semi-conducteur, des régions de source/drain formées dans le substrat semi-conducteur et une première entretoise de paroi latérale multicouche formée sur une paroi latérale de l'électrode de grille. La première entretoise de paroi latérale multicouche présente au moins deux couches et comprend un film de nitrure qui constitue une couche autre que la couche extérieure. La couche extérieure de l'entretoise de paroi latérale est constituée d'un film d'oxyde ou d'un film d'oxynitrure et sa surface de fond est en contact avec le substrat semi-conducteur, avec le film d'oxyde de grille ou avec une couche de l'entretoise de paroi latérale autre que la couche de film de nitrure. Le dispositif semi-conducteur peut également comprendre une structure d'électrode de grille multicouche d'une mémoire rémanente et une seconde entretoise de paroi latérale multicouche qui est formée sur une paroi latérale de la structure d'électrode de grille multicouche. Cette seconde entretoise de paroi latérale multicouche comporte au moins trois couches et comprend, comme couche intermédiaire, un film de nitrure qui n'est pas en contact avec le substrat semi-conducteur.
(JA) バリア性を有する絶縁膜サイドウォールスペーサを有する半導体装置を提供する。 半導体装置は、半導体基板の上に形成されたゲート酸化膜とゲート電極と;半導体基板内に形成されたソース/ドレイン領域と;ゲート電極側壁上に形成された2層以上の積層サイドウォールスペーサであって、最外層以外の層として窒化膜を含み、最外層は、酸化膜又は酸化窒化膜で形成され、下面が半導体基板またはゲート酸化膜、又は窒化膜以外の他のサイドウォールスペーサ層と接している第1積層サイドウォールスペーサと;を有する。さらに、不揮発性メモリの積層ゲート電極構造と;積層ゲート電極構造の側壁上に形成され、中間層として半導体基板に接しない窒化膜を含む3層以上の第2積層サイドウォールスペーサと;を有することもできる。
États désignés : AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MA, MD, MG, MK, MN, MW, MX, MZ, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RU, SC, SD, SE, SG, SK, SL, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, YU, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (GH, GM, KE, LS, MW, MZ, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IT, LU, MC, NL, PT, RO, SE, SI, SK, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : japonais (JA)
Langue de dépôt : japonais (JA)