WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2005015449) PROCEDE ET DISPOSITIF D'ANALYSE DE CHAMP ELECTROMAGNETIQUE D'UNE CARTE DE CIRCUIT IMPRIME, CARTE DE CIRCUIT IMPRIME ET SON PROCEDE DE CONCEPTION
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2005/015449    N° de la demande internationale :    PCT/JP2004/011242
Date de publication : 17.02.2005 Date de dépôt international : 05.08.2004
CIB :
H05K 3/00 (2006.01)
Déposants : MATSUSHITA ELECTRIC INDUSTRIAL CO., LTD. [JP/JP]; 1006, Oaza Kadoma, Kadoma-shi, Osaka 5718501 (JP) (Tous Sauf US).
URIU, Kazuhide; (US Seulement).
YAMADA, Toru; (US Seulement).
SASAKI, Yukinori; (US Seulement)
Inventeurs : URIU, Kazuhide; .
YAMADA, Toru; .
SASAKI, Yukinori;
Mandataire : KAWAMIYA, Osamu; AOYAMA & PARTNERS, IMP Building, 3-7, Shiromi 1-chome, Chuo-ku, Osaka-shi, Osaka 5400001 (JP)
Données relatives à la priorité :
2003-288703 07.08.2003 JP
Titre (EN) METHOD AND DEVICE FOR ELECTROMAGNETIC FIELD ANALYSIS OF CIRCUIT BOARD, AND CIRCUIT BOARD AND ITS DESIGN METHOD
(FR) PROCEDE ET DISPOSITIF D'ANALYSE DE CHAMP ELECTROMAGNETIQUE D'UNE CARTE DE CIRCUIT IMPRIME, CARTE DE CIRCUIT IMPRIME ET SON PROCEDE DE CONCEPTION
(JA) 回路基板の電磁界解析方法および装置ならびに回路基板およびその設計方法
Abrégé : front page image
(EN)An electromagnetic field analyzing method includes a step (S1) of initializing a conductor pattern form in each layer of a multilayer circuit board, a step (S2) of initializing a port for signal input/output from/to outside in the conductor pattern, a step (S3) of two-dimensionally dividing the multilayer circuit board into a plurality of areas, steps (S4a, S4b) of setting an additional port on the edge of the new conductor pattern formed by the area division, steps (S5a, S5b) of setting individual analysis conditions for the initial port and the additional port, steps (S6a, S6b) of conducting the electromagnetic field analysis for every divided area on the multilayer circuit board based on the corresponding analysis conditions, and a step (S8) of combining the results of electromagnetic analysis on the divided areas and obtaining the electromagnetic analysis result on the entire board. In this way, an electromagnetic analysis on a multilayer circuit board can be conducted in a short time, greatly reducing the time and cost needed for circuit board design.
(FR)Un procédé d'analyse de champ électromagnétique comprend une étape (S1) d'initialisation d'une forme de motif de conducteur dans chaque couche d'une carte de circuit imprimé multicouche, une étape (S2) d'initialisation d'un port d'entrée/sortie de signal en provenance de/vers l'extérieur dans le motif de conducteurs, une étape (S3) de division bidimensionnelle de la carte de circuit imprimé multicouche en une pluralité de zones, des étapes (S4a, S4b) d'établissement d'un port supplémentaire sur le bord du nouveau motif de conducteurs formé par la division en zones, des étapes (S5a, S5b) d'établissement de conditions d'analyse individuelles pour le port initial et le port additionnel, des étapes (S6a, S6b) d'exécution de l'analyse de champ électromagnétique pour chaque zone divisée sur la carte de circuit imprimé multicouche sur la base des conditions d'analyse correspondantes, et une étape (S8) de combinaison des résultats de l'analyse électromagnétique sur les zones divisées et d'obtention du résultat d'analyse électromagnétique sur toute la carte. Ainsi, une analyse électromagnétique sur une carte de circuit imprimé multicouche peut être exécutée en une temps court, réduisant considérablement le temps et le coût nécessaires à la conception de cartes de circuits imprimés.
(JA) 電磁界解析方法は、多層回路基板における各層での導体パターンの形状を初期設定するステップS1と、導体パターンにおいて、外部からの信号入力または外部への信号出力のためのポートを初期設定するステップS2と、多層回路基板を複数のエリアに二次元的に分割するステップS3と、エリア分割によって新たに生成された導体パターンのエッジに、追加のポートを設定するステップS4a,S4bと、初期のポートおよび追加のポートについて個別の解析条件をそれぞれ設定するステップS5a,S5bと、該解析条件に基づいて、多層回路基板での電磁界解析を分割エリアごとに実行するステップS6a,S6bと、各分割エリアに関する電磁界解析の結果を合成して、基板全体の電磁界解析の結果を得るステップS8とを含む。  こうした手法により、多層回路基板の電磁界解析を短時間で実行でき、回路基板の設計に要する時間およびコストを大幅に低減できる。
États désignés : AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MA, MD, MG, MK, MN, MW, MX, MZ, NA, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RU, SC, SD, SE, SG, SK, SL, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, YU, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IT, LU, MC, NL, PL, PT, RO, SE, SI, SK, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : japonais (JA)
Langue de dépôt : japonais (JA)