WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2005013285) UNITE DE COMMANDE DE TEST MODULAIRE COMPRENANT UN CIRCUIT BIST PERMETTANT DE TESTER DES CIRCUITS DRAM INTEGRES
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2005/013285    N° de la demande internationale :    PCT/EP2003/012657
Date de publication : 10.02.2005 Date de dépôt international : 12.11.2003
Demande présentée en vertu du Chapitre 2 :    03.06.2004    
CIB :
G11C 29/14 (2006.01), G11C 29/40 (2006.01)
Déposants : INFINEON TECHNOLOGIES AG [DE/DE]; St. Martin-Str. 53, 81669 München (DE)
Inventeurs : BOEHLER, Thomas; (DE)
Mandataire : KINDERMANN, Peter; Postfach 1330, 85627 Grasbrunn (DE)
Données relatives à la priorité :
10/304,506 26.11.2002 US
Titre (EN) MODULAR TEST CONTROLLER WITH BIST CIRCUIT FOR TESTING EMBEDDED DRAM CIRCUITS
(FR) UNITE DE COMMANDE DE TEST MODULAIRE COMPRENANT UN CIRCUIT BIST PERMETTANT DE TESTER DES CIRCUITS DRAM INTEGRES
Abrégé : front page image
(EN)A modular test controller with a built-in self-test (BIST) circuit for testing an embedded DRAM (eDRAM) circuit is provided. The test controller includes a built-in self test (BIST) core for performing tests, the BIST core including proven testing algorithms; a selectable tester interface for interfacing algorithms; a selectable tester interface for interfacing the BIST core with an external tester; and a selectable eDRAM interface for interfacing the BIST core with an eDRAM, the eDRAM including a plurality of memory cells for storing data. The present invention allows semiconductor device designers to keep to one testflow and reuse a proven BIST core over multiple ASIC (Application Specific Integrated Circuits) products/generations.
(FR)L'invention concerne une unité de commande de test modulaire comprenant un circuit auto-test intégré (BIST) permettant de tester un circuit DRAM intégré (eDRAM). L'unité de commande de test comprend un noyau BIST permettant d'effectuer des tests et comprenant des algorithmes de test confirmés; une interface d'un élément de test sélectionnable permettant d'interfacer le noyau BIST avec un élément de test externe; ainsi qu'une interface eDRAM sélectionnable permettant d'interfacer le noyau BIST avec une eDRAM, celle-ci comprenant une pluralité de cellules de mémoire destinées à stocker des données. L'unité de commande selon l'invention permet aux concepteurs de dispositifs semi-conducteurs de conserver un flux de test et de réutiliser un noyau BIST confirmé pour plusieurs produits/générations ASIC (Circuits Intégrés Spécifiques d'Applications).
États désignés : CN, SG.
Office européen des brevets (OEB) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IT, LU, MC, NL, PT, RO, SE, SI, SK, TR).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)