WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2005013107) DISPOSITIF A SEMI-CONDUCTEURS ET PROCEDE POUR COMMANDER CE DERNIER
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2005/013107    N° de la demande internationale :    PCT/JP2004/010325
Date de publication : 10.02.2005 Date de dépôt international : 21.07.2004
CIB :
G06F 1/10 (2006.01)
Déposants : SEMICONDUCTOR ENERGY LABORATORY CO., LTD. [JP/JP]; 398, Hase Atsugi-shi, Kanagawa 2430036 (JP) (Tous Sauf US).
KATO, Kiyoshi [JP/JP]; (JP) (US Seulement)
Inventeurs : KATO, Kiyoshi; (JP)
Données relatives à la priorité :
2003-283632 31.07.2003 JP
Titre (EN) SEMICONDUCTOR DEVICE AND DRIVING METHOD OF SEMICONDUCTOR DEVICE
(FR) DISPOSITIF A SEMI-CONDUCTEURS ET PROCEDE POUR COMMANDER CE DERNIER
(JA) 半導体装置及び半導体装置の駆動方法
Abrégé : front page image
(EN)A semiconductor device in which variation of clock signal can be suppressed. In a semiconductor device for dividing a single clock signal into a plurality of clock signals to be supplied to a plurality of circuits, propagation delay time of each of the clock signals is not completely fixed but a circuit (variable delay circuit) capable of altering the propagation delay time of the clock signal appropriately even after the semiconductor device is provided. Variation of the propagation delay time is corrected by using the variable delay circuit so that a circuit provided at the poststage of the variable delay circuit can be operated normally under desired conditions. More specifically, phase of each clock signal is controlled.
(FR)L'invention concerne un dispositif à semi-conducteurs dans lequel une variation du signal d'horloge peut être supprimée. Dans un dispositif à semi-conducteurs servant à diviser un signal d'horloge unique en une pluralité de signaux d'horloge à acheminer à une pluralité de circuits, le temps de propagation de chaque signal d'horloge n'est pas complètement fixé, mais il est fait appel à un circuit (circuit à retard variable) pouvant modifier le temps de propagation du signal d'horloge de manière appropriée même après le dispositif à semi-conducteurs. Une variation du temps de propagation est corrigée au moyen du circuit à retard variable de sorte qu'un circuit situé à l'étage final du circuit à retard variable peut être utilisé normalement dans les conditions voulues. De manière plus spécifique, la phase de chaque signal d'horloge est régulée.
(JA) クロック信号のばらつきを抑えることができる半導体装置の提供を課題とする。  本発明では、単一のクロック信号を複数のクロック信号に分け、複数の各回路に供給する半導体装置において、設計段階で複数の各クロック信号の伝搬遅延時間を完全に固定するのではなく、半導体装置の形成後においてもクロック信号の伝搬遅延時間を適宜変更できるような回路(可変遅延回路)を設けておく。そして該可変遅延回路を用い、可変遅延回路の後段に設けられた回路を所望の条件で正常に動作させることができるように、伝搬遅延時間のばらつきを補正する。具体的には、各クロック信号の位相を制御する。
États désignés : AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MA, MD, MG, MK, MN, MW, MX, MZ, NA, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RU, SC, SD, SE, SG, SK, SL, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, YU, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IT, LU, MC, NL, PL, PT, RO, SE, SI, SK, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : japonais (JA)
Langue de dépôt : japonais (JA)