WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2005011344) SYSTEME ET PROCEDE DESTINES A OPTIMISER LA VITESSE DE TEST ET DE CONFIGURATION DE CIRCUITS ELECTRONIQUES
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2005/011344    N° de la demande internationale :    PCT/US2004/023609
Date de publication : 03.02.2005 Date de dépôt international : 22.07.2004
CIB :
G01R 31/00 (2006.01), G06F 17/00 (2006.01)
Déposants : INTELLITECH CORPORATION [US/US]; 70 Main Street, Durham, NH 03824 (US) (Tous Sauf US)
Inventeurs : CLARK, Christopher, J.; (US).
RICCHETTI, Michael; (US)
Mandataire : GAMACHE, Richard, E.; Weingarten, Schurgin, Gagnebin & Lebovici, LLP, Ten Post Office Square, Boston, MA 02109 (US)
Données relatives à la priorité :
60/489,312 23.07.2003 US
Titre (EN) METHOD FOR CONFIGURATION THROUGHPUT OF ELECTRONIC CIRCUITS
(FR) SYSTEME ET PROCEDE DESTINES A OPTIMISER LA VITESSE DE TEST ET DE CONFIGURATION DE CIRCUITS ELECTRONIQUES
Abrégé : front page image
(EN)A system and method for maximizing the throughput of test and configuration in the manufacture of electronic circuits and systems. The system employs a tester having a flexible parallel test architecture (302) with expandable resources that can accommodate a selected number of units under test or UUTs (304.1, 304.2, 304.n). The parallel test architecture is configurable to accept separate banks or partitions of UUTs, thereby enabling the system to obtain an optimal or maximum achievable throughput of test and configuration for the UUTs. The system determines an optimal or maximum achievable throughput by calculating a desired number N of UUTs to be tested/configured in parallel. Testing or configuring this desired number of UUTs in parallel allows the handling time to be balanced with the test and configuration times, thereby resulting in the maximum achievable throughput.
(FR)L'invention concerne un système et un procédé destinés à maximiser la vitesse de test et de configuration dans la fabrication de circuits et de systèmes électroniques. Le système fait appel à un testeur possédant une architecture de test parallèle souple présentant des ressources extensibles pouvant prendre en charge un nombre sélectionné d'unités sous essai (UUT). L'architecture de test parallèle permet d'accepter des blocs ou des segments séparés des UUT, ce qui permet au système d'obtenir une vitesse de test et de configuration optimale ou maximale pour ces UUT. Le système détermine une vitesse optimale ou maximale par calcul d'un nombre souhaité N d'UUT à tester/configurer en parallèle. Le test ou la configuration de ce nombre souhaité d'UUT en parallèle permet d'équilibrer le temps de manutention avec les temps de test et de configuration, d'où l'obtention d'une vitesse maximale.
États désignés : AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MA, MD, MG, MK, MN, MW, MX, MZ, NA, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RU, SC, SD, SE, SG, SK, SL, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, UZ, VC, VN, YU, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IT, LU, MC, NL, PL, PT, RO, SE, SI, SK, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)