WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2005010758) CIRCUIT DE COMMUTATION ET DE CONVERSION DE DEBIT BINAIRE A VITESSE ELEVEE
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2005/010758    N° de la demande internationale :    PCT/US2004/023406
Date de publication : 03.02.2005 Date de dépôt international : 20.07.2004
CIB :
G06F 12/00 (2006.01)
Déposants : KARABATSOS, Chris [US/US]; (US)
Inventeurs : KARABATSOS, Chris; (US)
Mandataire : WHITE, Mark; 57 Bedford Street, Suite 103, Lexington, MA 02420 (US)
Données relatives à la priorité :
10/604,455 22.07.2003 US
Titre (EN) HIGH-SPEED DATA-RATE CONVERTING AND SWITCHING CIRCUIT
(FR) CIRCUIT DE COMMUTATION ET DE CONVERSION DE DEBIT BINAIRE A VITESSE ELEVEE
Abrégé : front page image
(EN)A high speed bi-directional data rate conversion circuit converts 1x data rate signals from attached devices on port A and port B to 2x data rate signals on bus C and further converts 2x high speed data rate signals on bus C to 1x data rate signals on ports A and B for memory devices attached to ports A and B. The usage of pass gate switches and combination of latches and counters is used to permit proper synchronization of the data signals, and to further generate strobe signals at both system bus and memory bus sides, and to further generate data mask signals for writing to the memory bus side of the circuit. The collection of such switching elements and latches are provided on a single silicon chip which includes of the functions of the invention.
(FR)L'invention concerne un circuit de conversion de débit binaire bidirectionnel à vitesse élevée qui convertit des signaux de débit binaire multiple de 1, provenant de dispositifs associés sur des ports A et B, en signaux de débit binaire multiple de 2 sur un bus C et convertit des signaux de débit binaire multiple de 2 à vitesse élevée sur le bus C en signaux de débit binaire multiple de 1 sur les ports A et B pour des mémoires associées aux ports A et B. L'utilisation de commutateurs de portes de passage et d'associations de bascules et de compteurs permet une synchronisation correcte de signaux de données et la production de signaux stroboscopiques côté bus système et bus mémoire, ainsi que la production de signaux de masque de données pour l'écriture côté bus mémoire du circuit. L'ensemble constitué par ces éléments de commutation et ces bascules est placé sur une seule puce de silicium qui intègre les fonction de l'invention.
États désignés : AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MA, MD, MG, MK, MN, MW, MX, MZ, NA, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RU, SC, SD, SE, SG, SK, SL, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, YU, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IT, LU, MC, NL, PL, PT, RO, SE, SI, SK, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)