Traitement en cours

Veuillez attendre...

PATENTSCOPE sera indisponible durant quelques heures pour des raisons de maintenance le dimanche 05.04.2020 à 10:00 AM CEST
Paramétrages

Paramétrages

1. WO2005008758 - SILICIURES ULTRAUNIFORMES DANS LA TECHNOLOGIE DES CIRCUITS INTEGRES

Numéro de publication WO/2005/008758
Date de publication 27.01.2005
N° de la demande internationale PCT/US2004/021661
Date du dépôt international 06.07.2004
Demande présentée en vertu du Chapitre 2 18.04.2005
CIB
H01L 21/285 2006.01
HÉLECTRICITÉ
01ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
LDISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
21Procédés ou appareils spécialement adaptés à la fabrication ou au traitement de dispositifs à semi-conducteurs ou de dispositifs à l'état solide, ou bien de leurs parties constitutives
02Fabrication ou traitement des dispositifs à semi-conducteurs ou de leurs parties constitutives
04les dispositifs présentant au moins une barrière de potentiel ou une barrière de surface, p.ex. une jonction PN, une région d'appauvrissement, ou une région de concentration de porteurs de charges
18les dispositifs ayant des corps semi-conducteurs comprenant des éléments du groupe IV de la classification périodique, ou des composés AIIIBV, avec ou sans impuretés, p.ex. des matériaux de dopage
28Fabrication des électrodes sur les corps semi-conducteurs par emploi de procédés ou d'appareils non couverts par les groupes H01L21/20-H01L21/268177
283Dépôt de matériaux conducteurs ou isolants pour les électrodes
285à partir d'un gaz ou d'une vapeur, p.ex. condensation
CPC
H01L 21/28518
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
21Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
02Manufacture or treatment of semiconductor devices or of parts thereof
04the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
18the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
283Deposition of conductive or insulating materials for electrodes ; conducting electric current
285from a gas or vapour, e.g. condensation
28506of conductive layers
28512on semiconductor bodies comprising elements of Group IV of the Periodic System
28518the conductive layers comprising silicides
Déposants
  • ADVANCED MICRO DEVICES, INC. [US/US]; One AMD Place Mail Stop 68 Sunnyvale, CA 94088-3453, US (AllExceptUS)
  • CHIU, Robert, J. [US/US]; US (UsOnly)
  • PATTON, Jeffrey, P. [US/US]; US (UsOnly)
  • BESSER, Paul, R. [US/US]; US (UsOnly)
  • NGO, Minh, Van [US/US]; US (UsOnly)
Inventeurs
  • CHIU, Robert, J.; US
  • PATTON, Jeffrey, P.; US
  • BESSER, Paul, R.; US
  • NGO, Minh, Van; US
Mandataires
  • COLLOPY, Daniel, R.; One AMD Place Mail Stop 68 P.O. Box 3453 Sunnyvale, CA 94088-3453, US
  • WRIGHT, Hugh, R.; Brookes Batchellor LLP 102-108 Clerkenwell Road London EC1M 5SA, GB
Données relatives à la priorité
10/615,08607.07.2003US
Langue de publication anglais (EN)
Langue de dépôt anglais (EN)
États désignés
Titre
(EN) ULTRA-UNIFORM SILICIDES IN INTEGRATED CIRCUIT TECHNOLOGY
(FR) SILICIURES ULTRAUNIFORMES DANS LA TECHNOLOGIE DES CIRCUITS INTEGRES
Abrégé
(EN)
A method (900) of forming and a structure of an integrated circuit (100) are provided. A gate dielectric (104) is formed on a semiconductor substrate (102), and a gate (106) is formed over a gate dielectric (104) on the semiconductor substrate (102). Source/drain junctions (504/506) are formed in the semiconductor substrate (102). Ultra-uniform silicides (604/608) are formed on the source/drain junctions (504/506), and a dielectric layer (702) is deposited above the semiconductor substrate (102). Contacts (802/806/804) are then formed in the dielectric layer (702) to the ultra-uniform silicides (604/608/606).
(FR)
L'invention concerne un procédé (900) de formation et une structure d'un circuit intégré (100). Un diélectrique de grille (104) est formé sur un substrat semi-conducteur (102) et une grille (106) est formée sur un diélectrique de grille (104) sur le substrat semi-conducteur (102). Les jonctions source/drain (504/506) sont formées dans le substrat semi-conducteur (102). Des siliciures ultrauniformes (604/608) sont formées sur les jonctions source/drain (504/506) et une couche diélectrique (702) est déposée au-dessus du substrat semi-conducteur (102). Des contacts (802/806/804) sont ensuite formés dans la couche diélectrique (702) sur les siliciures ultrauniformes (604/608/606).
Également publié en tant que
DE112004001251
GB0526401
GBGB0526401.5
Dernières données bibliographiques dont dispose le Bureau international