Traitement en cours

Veuillez attendre...

Paramétrages

Paramétrages

1. WO2005008756 - PROCEDE D’IMPLANTATION AU TRAVERS D’UNE SURFACE IRREGULIERE

Numéro de publication WO/2005/008756
Date de publication 27.01.2005
N° de la demande internationale PCT/FR2004/001826
Date du dépôt international 12.07.2004
Demande présentée en vertu du Chapitre 2 10.05.2005
CIB
H01L 21/265 2006.01
HÉLECTRICITÉ
01ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
LDISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
21Procédés ou appareils spécialement adaptés à la fabrication ou au traitement de dispositifs à semi-conducteurs ou de dispositifs à l'état solide, ou bien de leurs parties constitutives
02Fabrication ou traitement des dispositifs à semi-conducteurs ou de leurs parties constitutives
04les dispositifs présentant au moins une barrière de potentiel ou une barrière de surface, p.ex. une jonction PN, une région d'appauvrissement, ou une région de concentration de porteurs de charges
18les dispositifs ayant des corps semi-conducteurs comprenant des éléments du groupe IV de la classification périodique, ou des composés AIIIBV, avec ou sans impuretés, p.ex. des matériaux de dopage
26Bombardement par des radiations ondulatoires ou corpusculaires
263par des radiations d'énergie élevée
265produisant une implantation d'ions
H01L 21/762 2006.01
HÉLECTRICITÉ
01ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
LDISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
21Procédés ou appareils spécialement adaptés à la fabrication ou au traitement de dispositifs à semi-conducteurs ou de dispositifs à l'état solide, ou bien de leurs parties constitutives
70Fabrication ou traitement de dispositifs consistant en une pluralité de composants à l'état solide ou de circuits intégrés formés dans ou sur un substrat commun, ou de parties constitutives spécifiques de ceux-ci; Fabrication de dispositifs à circuit intégré ou de parties constitutives spécifiques de ceux-ci
71Fabrication de parties spécifiques de dispositifs définis en H01L21/7089
76Réalisation de régions isolantes entre les composants
762Régions diélectriques
CPC
H01L 21/26506
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
21Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
02Manufacture or treatment of semiconductor devices or of parts thereof
04the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
18the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
26Bombardment with radiation
263with high-energy radiation
265producing ion implantation
26506in group IV semiconductors
H01L 21/76254
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
21Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
71Manufacture of specific parts of devices defined in group H01L21/70
76Making of isolation regions between components
762Dielectric regions ; , e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
7624using semiconductor on insulator [SOI] technology
76251using bonding techniques
76254with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
Déposants
  • S.O.I.TEC SILICON ON INSULATOR TECHNOLOGIES [FR/FR]; Parc Technologique des Fontaines Chemin des Franques F-38190 Bernin, FR (AllExceptUS)
  • GHYSELEN, Bruno [FR/FR]; FR (UsOnly)
  • AKATSU, Takeshi [JP/FR]; FR (UsOnly)
  • FONTANIERE, Richard [FR/FR]; FR (UsOnly)
Inventeurs
  • GHYSELEN, Bruno; FR
  • AKATSU, Takeshi; FR
  • FONTANIERE, Richard; FR
Mandataires
  • MARTIN, Jean-Jacques ; Cabinet Regimbeau 20, rue de Chazelles F-75847 Paris Cedex 17, FR
Données relatives à la priorité
03/0846210.07.2003FR
Langue de publication français (FR)
Langue de dépôt français (FR)
États désignés
Titre
(EN) METHOD FOR IMPLANTATION THROUGH AN IRREGULAR SURFACE
(FR) PROCEDE D’IMPLANTATION AU TRAVERS D’UNE SURFACE IRREGULIERE
Abrégé
(EN)
The invention relates to a method for implantation in a wafer comprising at least one layer having an irregular surface, whereby the implantation is performed through said irregular surface. The invention is characterised in that a coating step is performed prior to the implantation step, consisting in coating the irregular surface with a coating layer in order to increase the uniformity of the implantation depth.
(FR)
L’invention concerne un procédé d’implantation dans une tranche comprenant au moins une couche présentant une surface irrégulière, ladite implantation traversant ladite surface irrégulière, caractérisé en ce que le procédé comprend préalablement à l’étape d’implantation une étape de recouvrement de ladite surface irrégulière par une couche de recouvrement, pour augmenter l’uniformité de la profondeur d’implantation.
Également publié en tant que
Dernières données bibliographiques dont dispose le Bureau international