Traitement en cours

Veuillez attendre...

Paramétrages

Paramétrages

1. WO2005008673 - CIRCUIT DE SYNCHRONISATION D'ECHANTILLONNAGE DE DONNEES ET PROCEDE POUR ECRITURES MULTI-BITS A DOUBLE DEBIT BINAIRE

Numéro de publication WO/2005/008673
Date de publication 27.01.2005
N° de la demande internationale PCT/US2004/021946
Date du dépôt international 07.07.2004
Demande présentée en vertu du Chapitre 2 09.02.2005
CIB
G11C 7/10 2006.01
GPHYSIQUE
11ENREGISTREMENT DE L'INFORMATION
CMÉMOIRES STATIQUES
7Dispositions pour écrire une information ou pour lire une information dans une mémoire numérique
10Dispositions d'interface d'entrée/sortie de données, p.ex. circuits de commande E/S de données, mémoires tampon de données E/S
CPC
G11C 11/4076
GPHYSICS
11INFORMATION STORAGE
CSTATIC STORES
11Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
21using electric elements
34using semiconductor devices
40using transistors
401forming cells needing refreshing or charge regeneration, i.e. dynamic cells
4063Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
407for memory cells of the field-effect type
4076Timing circuits
G11C 11/4094
GPHYSICS
11INFORMATION STORAGE
CSTATIC STORES
11Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
21using electric elements
34using semiconductor devices
40using transistors
401forming cells needing refreshing or charge regeneration, i.e. dynamic cells
4063Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
407for memory cells of the field-effect type
409Read-write [R-W] circuits 
4094Bit-line management or control circuits
G11C 7/1066
GPHYSICS
11INFORMATION STORAGE
CSTATIC STORES
7Arrangements for writing information into, or reading information out from, a digital store
10Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
1051Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
1066Output synchronization
G11C 7/1078
GPHYSICS
11INFORMATION STORAGE
CSTATIC STORES
7Arrangements for writing information into, or reading information out from, a digital store
10Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
1078Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
G11C 7/1087
GPHYSICS
11INFORMATION STORAGE
CSTATIC STORES
7Arrangements for writing information into, or reading information out from, a digital store
10Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
1078Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
1087Data input latches
G11C 7/1093
GPHYSICS
11INFORMATION STORAGE
CSTATIC STORES
7Arrangements for writing information into, or reading information out from, a digital store
10Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
1078Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
1093Input synchronization
Déposants
  • MICRON TECHNOLOGY, INC. [US/US]; 8000 South Federal Way Boise, Idaho 83716-9632, US (AllExceptUS)
  • MORZANO, Christopher, K. [US/US]; US (UsOnly)
  • LI, Wen [US/US]; US (UsOnly)
Inventeurs
  • MORZANO, Christopher, K.; US
  • LI, Wen; US
Mandataires
  • ROBERTS, Mark, W. ; DORSEY & WHITNEY LLP 1420 Fifth Avenue Suite 3400 Seattle, WA 98101, US
Données relatives à la priorité
10/617,24609.07.2003US
Langue de publication anglais (EN)
Langue de dépôt anglais (EN)
États désignés
Titre
(EN) DATA STROBE SYNCHRONIZATION CIRCUIT AND METHOD FOR DOUBLE DATA RATE, MULTI-BIT WRITES
(FR) CIRCUIT DE SYNCHRONISATION D'ECHANTILLONNAGE DE DONNEES ET PROCEDE POUR ECRITURES MULTI-BITS A DOUBLE DEBIT BINAIRE
Abrégé
(EN)
A data strobe synchronization circuit includes first and second logic circuits receiving global data strobe pulses and respective enable signal. A control circuit initially applies an enable signal to the first logic circuit so that the first logic circuit generates a first data strobe pulse responsive to each global data strobe pulse. The control circuit receives a write control signal. When the write control signal becomes active, the control circuit terminates the enable signal applied to the first logic circuit and applies an enable signal to the second logic circuit. The second logic circuit then generates a second data strobe pulse responsive to the next global data strobe pulse. The first and second data strobe pulses are used to latch a data signal in respective flip-flops. The data strobe pulses may latch the data signal in pairs of flip-flops on the leading and trailing edges of the data strobe pulses.
(FR)
L'invention concerne un circuit de synchronisation d'échantillonnage de données comprenant un premier et un deuxième circuit logique recevant des impulsions globales d'échantillonnage de données et un signal d'activation respectif. Un circuit de commande applique tout d'abord un signal d'activation sur le premier circuit logique de façon que ce dernier génère une première impulsion d'échantillonnage de données réagissant à chaque impulsion globale d'échantillonnage de données. Le circuit de commande reçoit un signal de commande d'écriture. Lorsque ce signal de commande d'écriture devient actif, le circuit de commande coupe le signal d'activation appliqué sur le premier circuit logique et applique un signal d'activation sur le deuxième circuit logique. Le deuxième circuit logique génère alors une deuxième impulsion d'échantillonnage de données réagissant à l'impulsion globale d'échantillonnage de données suivante. La première et la deuxième impulsion d'échantillonnage de données sont utilisées pour verrouiller un signal de données dans des bascules bistables respectives. Les impulsions d'échantillonnage de données peuvent verrouiller le signal de données dans des paires de bascules bistables sur leurs flancs avant et arrière.
Également publié en tant que
Dernières données bibliographiques dont dispose le Bureau international