Traitement en cours

Veuillez attendre...

Paramétrages

Paramétrages

1. WO2005006702 - DISPOSITIF ET PROCEDE DE COMMANDE DE COMMUNICATION BIDIRECTIONNELLE, ET DISPOSITIF TERMINAL

Numéro de publication WO/2005/006702
Date de publication 20.01.2005
N° de la demande internationale PCT/JP2004/010175
Date du dépôt international 09.07.2004
CIB
H04L 29/06 2006.01
HÉLECTRICITÉ
04TECHNIQUE DE LA COMMUNICATION ÉLECTRIQUE
LTRANSMISSION D'INFORMATION NUMÉRIQUE, p.ex. COMMUNICATION TÉLÉGRAPHIQUE
29Dispositions, appareils, circuits ou systèmes non couverts par un seul des groupes H04L1/-H04L27/135
02Commande de la communication; Traitement de la communication
06caractérisés par un protocole
CPC
H04L 12/2801
HELECTRICITY
04ELECTRIC COMMUNICATION TECHNIQUE
LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
12Data switching networks
28characterised by path configuration, e.g. local area networks [LAN], wide area networks [WAN]
2801Broadband local area networks
H04L 29/06027
HELECTRICITY
04ELECTRIC COMMUNICATION TECHNIQUE
LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
29Arrangements, apparatus, circuits or systems, not covered by a single one of groups H04L1/00 - H04L27/00
02Communication control
06characterised by a protocol
0602Protocols characterised by their application
06027Protocols for multimedia communication
Déposants
  • 松下電器産業株式会社 MATSUSHITA ELECTRIC INDUSTRIAL CO., LTD. [JP/JP]; 〒5718501 大阪府門真市大字門真1006番地 Osaka 1006, Oaza Kadoma Kadoma-shi, Osaka 5718501, JP (AllExceptUS)
  • 福岡 俊彦 FUKUOKA, Toshihiko; null (UsOnly)
  • 熊澤 町也 KUMAZAWA, Machiya; null (UsOnly)
  • 石井 竜次 ISHII, Tatsuji; null (UsOnly)
Inventeurs
  • 福岡 俊彦 FUKUOKA, Toshihiko; null
  • 熊澤 町也 KUMAZAWA, Machiya; null
  • 石井 竜次 ISHII, Tatsuji; null
Mandataires
  • 前田 弘 MAEDA, Hiroshi; 〒5410053 大阪府大阪市中央区本町2丁目5番7号 大阪丸紅ビル Osaka Osaka-marubeni Bldg. 5-7, Hommachi 2-chome Chuo-ku, Osaka-shi Osaka 5410053, JP
Données relatives à la priorité
2003-27353511.07.2003JP
Langue de publication japonais (JA)
Langue de dépôt japonais (JA)
États désignés
Titre
(EN) BIDIRECTIONAL COMMUNICATION CONTROL DEVICE, TERMINAL DEVICE, AND BIDIRECTIONAL COMMUNICATION CONTROL METHOD
(FR) DISPOSITIF ET PROCEDE DE COMMANDE DE COMMUNICATION BIDIRECTIONNELLE, ET DISPOSITIF TERMINAL
(JA) 双方向通信制御装置,端末装置及び双方向通信制御方法
Abrégé
(EN)
A terminal device (1) of a communication system includes a MAC section (3) (bidirectional communication device), a PHY section (4), a tuner (5), and a back end section (7). The MAC section (3) includes a downstream data processing block (11) having the function to replace a part of the processing of a CPU (15), an upstream data processing block (12) having the function to replace a part of the processing of the CPU (15), a bus data mediation processing block (13), a CPU bus (14), the CPU (15), and a storage device (16). The downstream data processing block (11) and the upstream data processing block (12) are configured so as to bypass the CPU bus (14) and directly transmit/receive data.
(FR)
L'invention concerne un dispositif terminal (1) de système de communication. Ce dispositif comprend : une partie MAC (3) (dispositif de communication bidirectionnelle) ; une partie PHY (4) ; un syntoniseur (5) ; et une partie aval (7). La partie MAC (3) comporte : un bloc de traitement de données aval (11) doté d'une fonction lui permettant de remplacer une partie du traitement d'une unité centrale (15) ; un bloc de traitement de données amont (12), également doté de la fonction de remplacement d'une partie du traitement de l'unité centrale (15) ; un bloc de traitement à médiation de données de bus (13) ; un bus d'unité centrale (14) ; ladite unité centrale (15) ; et un dispositif de stockage (16). Le bloc de traitement de données aval (11) et le bloc de traitement de données amont (12) sont configurés de sorte à contourner le bus d'unité centrale (14) et à émettre/recevoir directement des données.
(JA)
 通信システムの端末装置1には、MAC部3(双方向通信装置)と、PHY部4と、チューナ5と、バックエンド部7とが設けられている。MAC部3は、CPU15の処理の一部を代替する機能を有するダウンストリームデータ処理ブロック11と、CPU15の処理の一部を代替する機能を有するアップストリームデータ処理ブロック12と、バスデータ調停処理ブロック13と、CPUバス14と、CPU15と、記憶装置16とを備えている。ダウンストリームデータ処理ブロック11とアップストリームデータ処理ブロック12とは、CPUバス14をバイパスして、直接にデータの送受信を行なうように構成されている。
Dernières données bibliographiques dont dispose le Bureau international