Traitement en cours

Veuillez attendre...

Paramétrages

Paramétrages

1. WO2005006412 - PROCEDE POUR FORMER UN SUBSTRAT DE CIRCUITS INTEGRES

Numéro de publication WO/2005/006412
Date de publication 20.01.2005
N° de la demande internationale PCT/US2004/019612
Date du dépôt international 18.06.2004
CIB
H05K 3/10 2006.01
HÉLECTRICITÉ
05TECHNIQUES ÉLECTRIQUES NON PRÉVUES AILLEURS
KCIRCUITS IMPRIMÉS; ENVELOPPES OU DÉTAILS DE RÉALISATION D'APPAREILS ÉLECTRIQUES; FABRICATION D'ENSEMBLES DE COMPOSANTS ÉLECTRIQUES
3Appareils ou procédés pour la fabrication de circuits imprimés
10dans lesquels le matériau conducteur est appliqué au support isolant de manière à former le parcours conducteur recherché
H05K 3/24 2006.01
HÉLECTRICITÉ
05TECHNIQUES ÉLECTRIQUES NON PRÉVUES AILLEURS
KCIRCUITS IMPRIMÉS; ENVELOPPES OU DÉTAILS DE RÉALISATION D'APPAREILS ÉLECTRIQUES; FABRICATION D'ENSEMBLES DE COMPOSANTS ÉLECTRIQUES
3Appareils ou procédés pour la fabrication de circuits imprimés
22Traitement secondaire des circuits imprimés
24Renforcement du parcours conducteur
H05K 3/46 2006.01
HÉLECTRICITÉ
05TECHNIQUES ÉLECTRIQUES NON PRÉVUES AILLEURS
KCIRCUITS IMPRIMÉS; ENVELOPPES OU DÉTAILS DE RÉALISATION D'APPAREILS ÉLECTRIQUES; FABRICATION D'ENSEMBLES DE COMPOSANTS ÉLECTRIQUES
3Appareils ou procédés pour la fabrication de circuits imprimés
46Fabrication de circuits multi-couches
CPC
H01L 21/4846
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
21Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
02Manufacture or treatment of semiconductor devices or of parts thereof
04the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
48Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
4814Conductive parts
4846Leads on or in insulating or insulated substrates, e.g. metallisation
H01L 21/4853
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
21Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
02Manufacture or treatment of semiconductor devices or of parts thereof
04the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
48Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
4814Conductive parts
4846Leads on or in insulating or insulated substrates, e.g. metallisation
4853Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
H01L 21/4857
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
21Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
02Manufacture or treatment of semiconductor devices or of parts thereof
04the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
48Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
4814Conductive parts
4846Leads on or in insulating or insulated substrates, e.g. metallisation
4857Multilayer substrates
H01L 2924/00013
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
2924Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
0001Technical content checked by a classifier
00013Fully indexed content
H01L 2924/0002
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
2924Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
0001Technical content checked by a classifier
0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
H05K 2201/0352
HELECTRICITY
05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
2201Indexing scheme relating to printed circuits covered by H05K1/00
03Conductive materials
0332Structure of the conductor
0335Layered conductors or foils
0352Differences between the conductors of different layers of a multilayer
Déposants
  • INTEL CORPORATION [US/US]; 2200 Mission College Boulevard Santa Clara, CA 95052, US (AllExceptUS)
Inventeurs
  • GURUMURTHY, Charan; US
  • AZIMI, Hamid; US
  • LIN, Arthur; CN
Mandataires
  • STEFFEY, Charles, E. ; Schwegman, Lundberg, Woessner, Kluth, P.A. P.O. Box 2938 Minneapolis, MN 55402, US
Données relatives à la priorité
10/612,28230.06.2003US
Langue de publication anglais (EN)
Langue de dépôt anglais (EN)
États désignés
Titre
(EN) A METHOD OF FORMING AN INTEGRATED CIRCUIT SUBSTRATE
(FR) PROCEDE POUR FORMER UN SUBSTRAT DE CIRCUITS INTEGRES
Abrégé
(EN)
A method of forming an integrated circuit substrate that may be adapted to be attached to one or more electronic components. The method includes applying a resist to a back side of a substrate which includes patterned conductive layers on a front side and a back side of the substrate. The method further includes removing part of the patterned conductive layer from the front side of the substrate to form pads and interconnects on the front side of the substrate and applying another resist to the front side of the substrate. The method also includes forming a pattern in each resist that exposes the pads on the front and back sides of the substrate and applying electrolytic nickel to the pads on the substrate.
(FR)
Cette invention se rapporte à un procédé pour former un substrat de circuits intégrés pouvant être adapté pour être fixé à un ou plusieurs composants électroniques. Ce procédé consiste à appliquer une réserve sur un côté arrière d'un substrat qui comporte des couches conductrices avec motif sur un côté avant et un côté arrière. Ce procédé consiste en outre à retirer une partie de la couche conductrice avec motif du côté avant du substrat, afin de former des pastilles et des interconnexions sur le côté avant du substrat, et à appliquer une autre réserve sur le côté avant du substrat. Ce procédé consiste également à former un motif dans chaque réserve qui expose les pastilles sur les côtés avant et arrière du substrat et à appliquer du nickel électrolytique sur ces pastilles sur le substrat.
Également publié en tant que
JP2006541113
Dernières données bibliographiques dont dispose le Bureau international