Traitement en cours

Veuillez attendre...

Paramétrages

Paramétrages

1. WO2005006195 - SYSTEME ET PROCEDE DESTINES A AFFECTER SELECTIVEMENT UN FLUX DE DONNEES EN DIRECTION OU EN PROVENANCE D'UN DISPOSITIF MEMOIRE

Numéro de publication WO/2005/006195
Date de publication 20.01.2005
N° de la demande internationale PCT/US2004/021082
Date du dépôt international 30.06.2004
CIB
G06F 5/06 2006.01
GPHYSIQUE
06CALCUL; COMPTAGE
FTRAITEMENT ÉLECTRIQUE DE DONNÉES NUMÉRIQUES
5Procédés ou dispositions pour la conversion de données, sans modification de l'ordre ou du contenu des données manipulées
06pour modifier la vitesse de débit des données, c. à d. régularisation de la vitesse
G06F 12/00 2006.01
GPHYSIQUE
06CALCUL; COMPTAGE
FTRAITEMENT ÉLECTRIQUE DE DONNÉES NUMÉRIQUES
12Accès à, adressage ou affectation dans des systèmes ou des architectures de mémoires
G06F 13/16 2006.01
GPHYSIQUE
06CALCUL; COMPTAGE
FTRAITEMENT ÉLECTRIQUE DE DONNÉES NUMÉRIQUES
13Interconnexion ou transfert d'information ou d'autres signaux entre mémoires, dispositifs d'entrée/sortie ou unités de traitement
14Traitement de demandes d'interconnexion ou de transfert
16pour l'accès au bus de mémoire
CPC
G06F 13/1605
GPHYSICS
06COMPUTING; CALCULATING; COUNTING
FELECTRIC DIGITAL DATA PROCESSING
13Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
14Handling requests for interconnection or transfer
16for access to memory bus
1605based on arbitration
G06F 13/1673
GPHYSICS
06COMPUTING; CALCULATING; COUNTING
FELECTRIC DIGITAL DATA PROCESSING
13Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
14Handling requests for interconnection or transfer
16for access to memory bus
1668Details of memory controller
1673using buffers
Déposants
  • RAYTHEON COMPANY [US/US]; 840 Winter Street Waltham, MA 02451-1449, US
Inventeurs
  • CHEUNG, Frank, N.; US
  • CHIN, Richard; US
Mandataires
  • GUNTHER, John, E. ; Raytheon Company 2000 East El Segundo Blvd P.O. Box 902 (EO/E4/N119) El Segundo, CA 90245-0902, US
Données relatives à la priorité
10/878,89328.06.2004US
60/483,99930.06.2003US
Langue de publication anglais (EN)
Langue de dépôt anglais (EN)
États désignés
Titre
(EN) SYSTEM AND METHOD FOR SELECTIVELY AFFECTING DATA FLOW TO OR FROM A MEMORY DEVICE
(FR) SYSTEME ET PROCEDE DESTINES A AFFECTER SELECTIVEMENT UN FLUX DE DONNEES EN DIRECTION OU EN PROVENANCE D'UN DISPOSITIF MEMOIRE
Abrégé
(EN)
A system (10) for selectively affecting data flow to and/or from a memory device (16). The system (10) includes a first mechanism (24, 26) for intercepting data bound for the memory device (16) or originating from the memory device (16). A second mechanism (18) compares a data level associated with the first mechanism) (24, 26) to one or more thresholds and provides a signal in response thereto. A third mechanism (18, 24, 26) selectively releases data from the first mechanism (24, 26) or to the memory device (16) in response to the signal. In the specific embodiment, the first mechanism includes one or more First-In-First-Out (FIFO) memory buffers (24, 26) having level indicators that provide data level information. The third mechanism (18, 24, 26) includes a memory manager (18) that provides the signal to the one or more FIFO buffers (24, 26) or to the memory device (16) based on the data level information, thereby causing the one or more FIFO buffers (24, 26) to release the data or accept data from the memory device (16).
(FR)
L'invention concerne un système (10) destiné à affecter sélectivement un flux de données en direction et/ou en provenance d'un dispositif mémoire (16). Le système (10) comporte un premier mécanisme (24, 26) destiné à intercepter des données dirigées vers le dispositif mémoire (16) ou provenant du dispositif mémoire (16). Un deuxième mécanisme (18) compare un niveau de données associé au premier mécanisme (24, 26) à un ou plusieurs seuils, et fournit un signal en réponse. Un troisième mécanisme (18, 24, 26) émet sélectivement des données provenant du premier mécanisme (24, 26) ou dirigées vers le dispositif mémoire (16) en réponse au signal. Dans un mode de réalisation spécifique, le premier mécanisme comporte un ou plusieurs tampons de mémoire premier entré/premier sorti (PEPS) (24, 26) pourvus d'indicateurs de niveau fournissant des informations de niveau de données. Le troisième mécanisme (18, 24, 26) comporte un gestionnaire de mémoire (18) fournissant le signal au ou aux tampons PEPS (24, 26) ou au dispositif mémoire (16) sur la base des informations de niveau de données, de manière à amener le ou les tampons PEPS (24, 26) à émettre les données ou accepter les données provenant du dispositif mémoire (16).
Également publié en tant que
Dernières données bibliographiques dont dispose le Bureau international