Traitement en cours

Veuillez attendre...

Paramétrages

Paramétrages

1. WO2005004200 - PLAGES DE PUCES A ROUTAGE PAR GRILLE DE CONNEXION POUR BOITIER DE SEMI-CONDUCTEURS

Numéro de publication WO/2005/004200
Date de publication 13.01.2005
N° de la demande internationale PCT/US2004/019523
Date du dépôt international 18.06.2004
Demande présentée en vertu du Chapitre 2 10.01.2005
CIB
H01L 21/50 2006.01
HÉLECTRICITÉ
01ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
LDISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
21Procédés ou appareils spécialement adaptés à la fabrication ou au traitement de dispositifs à semi-conducteurs ou de dispositifs à l'état solide, ou bien de leurs parties constitutives
02Fabrication ou traitement des dispositifs à semi-conducteurs ou de leurs parties constitutives
04les dispositifs présentant au moins une barrière de potentiel ou une barrière de surface, p.ex. une jonction PN, une région d'appauvrissement, ou une région de concentration de porteurs de charges
50Assemblage de dispositifs à semi-conducteurs en utilisant des procédés ou des appareils non couverts par l'un uniquement des groupes H01L21/06-H01L21/326185
H01L 23/495 2006.01
HÉLECTRICITÉ
01ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
LDISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
23Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
48Dispositions pour conduire le courant électrique vers le ou hors du corps à l'état solide pendant son fonctionnement, p.ex. fils de connexion ou bornes
488formées de structures soudées
495Cadres conducteurs
CPC
H01L 2224/16
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
2224Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
10Bump connectors; Manufacturing methods related thereto
15Structure, shape, material or disposition of the bump connectors after the connecting process
16of an individual bump connector
H01L 2224/48227
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
2224Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
42Wire connectors; Manufacturing methods related thereto
47Structure, shape, material or disposition of the wire connectors after the connecting process
48of an individual wire connector
481Disposition
48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
48221the body and the item being stacked
48225the item being non-metallic, e.g. insulating substrate with or without metallisation
48227connecting the wire to a bond pad of the item
H01L 2224/49171
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
2224Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
42Wire connectors; Manufacturing methods related thereto
47Structure, shape, material or disposition of the wire connectors after the connecting process
49of a plurality of wire connectors
491Disposition
4912Layout
49171Fan-out arrangements
H01L 23/3114
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
23Details of semiconductor or other solid state devices
28Encapsulations, e.g. encapsulating layers, coatings, ; e.g. for protection
31characterised by the arrangement ; or shape
3107the device being completely enclosed
3114the device being a chip scale package, e.g. CSP
H01L 23/3121
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
23Details of semiconductor or other solid state devices
28Encapsulations, e.g. encapsulating layers, coatings, ; e.g. for protection
31characterised by the arrangement ; or shape
3107the device being completely enclosed
3121a substrate forming part of the encapsulation
H01L 23/49838
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
23Details of semiconductor or other solid state devices
48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements
488consisting of soldered ; or bonded; constructions
498Leads, ; i.e. metallisations or lead-frames; on insulating substrates, ; e.g. chip carriers
49838Geometry or layout
Déposants
  • ADVANCED INTERCONNECT TECHNOLOGIES LIMITED [MU/MU]; c/o Valmet (Mauritius) Limited 608 St. James Court, St. Denis Street Port Louis, MU (AllExceptUS)
  • ISLAM, Shafidul [US/US]; US (UsOnly)
  • SANTOS SAN ANTONIO, Romarico [PH/ID]; ID (UsOnly)
  • SUBAGIO, Anang [ID/ID]; ID (UsOnly)
Inventeurs
  • ISLAM, Shafidul; US
  • SANTOS SAN ANTONIO, Romarico; ID
  • SUBAGIO, Anang; ID
Mandataires
  • ROSENBLATT, Gregory, S.; Wiggin & Dana LLP One Century Tower New Haven, CT 06508-1832, US
Données relatives à la priorité
60/482,52725.06.2003US
Langue de publication anglais (EN)
Langue de dépôt anglais (EN)
États désignés
Titre
(EN) LEAD FRAME ROUTED CHIP PADS FOR SEMICONDUCTOR PACKAGES
(FR) PLAGES DE PUCES A ROUTAGE PAR GRILLE DE CONNEXION POUR BOITIER DE SEMI-CONDUCTEURS
Abrégé
(EN)
A redistributed lead frame for use in molded plastic semiconductor package (38) is formed from an electrically conductive substrate by a sequential metal removal process. The process includes: (a) patterning a first side of an electrically conductive substrate to form an array of lands separated by channels, (b) disposing a first molding compound (18) within these channels, (c) patterning a second side of the electrically conductive substrate to form an array of chip attach sites (24) and routing circuits (26) electrically interconnecting the array of lands and the array of chip attached sites (24), (d) directly electrically interconnecting input/output pads on the at least one semiconductor device (28) to chip attach site members (24) of the array of chip attach sites (24), and (e) encapsulating the at least one semiconductor device (28), the array of chip attach sites (24) and the routing circuits (26) with a second molding compound (36). This process is particularly suited for the manufacture of chip scale packages and very thin packages.
(FR)
Selon cette invention, une grille de connexion redistribuée destinée à être utilisée dans un boîtier de semi-conducteurs en plastique moulé (38) est formée à partir d'un substrat conducteur d'électricité au moyen d'un procédé d'enlèvement de métal séquentiel. Ce procédé consiste : (a) à structurer un premier côté d'un substrat conducteur d'électricité pour former un réseau de zones de contact séparées par des canaux ; (b) à disposer un premier composé de moulage (18) dans ces canaux ; (c) à structurer un deuxième côté du substrat conducteur d'électricité pour former un réseau de points de fixation de puces (24) et des circuits de routage (26) qui interconnectent électriquement le réseau de zones de contact et le réseau de points de fixation de puces (24) ; (d) à interconnecter électriquement directement les plages d'entrée/sortie sur un ou plusieurs dispositifs à semi-conducteurs (28) à des éléments de points de fixation de puces (24) du réseau de points de fixation de puces (24) ; et (e) à encapsuler le ou les dispositifs à semi-conducteurs (28), le réseau de points de fixation de puces (24) et les circuits de routage (26) avec un second composé de moulage (36). Ce procédé convient particulièrement à la fabrication de boîtiers-puces et de boîtiers très minces.
Également publié en tant que
PH12005502353
Dernières données bibliographiques dont dispose le Bureau international