Traitement en cours

Veuillez attendre...

Paramétrages

Paramétrages

1. WO2005002019 - CIRCUIT DE PROTECTION POUR UN DISPOSITIF A CIRCUIT INTEGRE

Numéro de publication WO/2005/002019
Date de publication 06.01.2005
N° de la demande internationale PCT/IB2004/050973
Date du dépôt international 23.06.2004
CIB
H02H 9/04 2006.01
HÉLECTRICITÉ
02PRODUCTION, CONVERSION OU DISTRIBUTION DE L'ÉNERGIE ÉLECTRIQUE
HCIRCUITS DE PROTECTION DE SÉCURITÉ
9Circuits de protection de sécurité pour limiter l'excès de courant ou de tension sans déconnexion
04sensibles à un excès de tension
CPC
H01L 27/0285
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
27Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
02including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
0203Particular design considerations for integrated circuits
0248for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
0251for MOS devices
0266using field effect transistors as protective elements
0285bias arrangements for gate electrode of field effect transistors, e.g. RC networks, voltage partitioning circuits
Déposants
  • KONINKLIJKE PHILIPS ELECTRONICS N. V. [NL/NL]; Groenewoudseweg 1 NL-5621 BA Eindhoven, NL (AllExceptUS)
  • KEMPER, Wolfgang [DE/DE]; DE (UsOnly)
Inventeurs
  • KEMPER, Wolfgang; DE
Mandataires
  • MEYER, Michael; Philips Intellectual Property & Standards GmbH Weisshausstr. 2 52066 Aachen, DE
Données relatives à la priorité
03101950.830.06.2003EP
Langue de publication anglais (EN)
Langue de dépôt anglais (EN)
États désignés
Titre
(EN) PROTECTION CIRCUIT FOR AN INTEGRATED CIRCUIT DEVICE
(FR) CIRCUIT DE PROTECTION POUR UN DISPOSITIF A CIRCUIT INTEGRE
Abrégé
(EN)
The integrated protection circuit according to the invention for ESD protecting an circuit device having at least one pad, e.g. a I/O pad, comprises a first transistor (MP1) whose control outputs are connected between the pad (2, 3) and the control input of a clamp transistor (MN4). The control outputs of the clamp transistor (MN4) are connected between the pad (2, 3) and a reference terminal (4). The protection circuit further comprises a second transistor (MN3) whose control outputs are connected between the control output of the first transistor (.MP 1) and the reference terminal (4). Finally the protection circuit also comprises time-delay elements (R, MN 1) connected between a supply voltage terminal (1) and the control inputs of the first transistor (MP I) and the second transistor (MN3).
(FR)
Selon les modalités de l'invention, le circuit de protection intégré destiné à protéger un dispositif à circuit contre les décharges électrostatiques comporte au moins un plot de connexion, par exemple un plot de connexion d'E/S, un premier transistor (MP1) dont les sorties de commande sont reliées entre le plot de connexion (2,3) et l'entrée de commande d'un transistor de blocage (MN4). Les sorties de commande du transistor de blocage (MN4) sont reliées entre le plot de connexion (2,3) et un terminal de référence (4). Le circuit de protection comprend en outre un deuxième transistor (MN3) dont les sorties de commande sont reliées entre la sortie de commande du premier transistor (MP1) et le terminal de référence (4). Finalement, le circuit de protection comprend également des éléments de temporisation (R, MN 1) reliés entre un terminal de tension d'alimentation et les entrées de commande du premier transistor (MP1) et le deuxième transistor (MN3).
Également publié en tant que
US2006268473
Dernières données bibliographiques dont dispose le Bureau international