Traitement en cours

Veuillez attendre...

PATENTSCOPE sera indisponible durant quelques heures pour des raisons de maintenance le dimanche 05.04.2020 à 10:00 AM CEST
Paramétrages

Paramétrages

1. WO2005001891 - REPETEUR-REGENERATEUR DE SIGNAL D'HORLOGE

Numéro de publication WO/2005/001891
Date de publication 06.01.2005
N° de la demande internationale PCT/US2004/015616
Date du dépôt international 18.05.2004
Demande présentée en vertu du Chapitre 2 12.04.2005
CIB
H03K 5/01 2006.01
HÉLECTRICITÉ
03CIRCUITS ÉLECTRONIQUES FONDAMENTAUX
KTECHNIQUE DE L'IMPULSION
5Manipulation d'impulsions non couvertes par l'un des autres groupes principaux de la présente sous-classe
01Mise en forme d'impulsions
CPC
G06F 1/10
GPHYSICS
06COMPUTING; CALCULATING; COUNTING
FELECTRIC DIGITAL DATA PROCESSING
1Details not covered by groups G06F3/00G06F13/00 and G06F21/00
04Generating or distributing clock signals or signals derived directly therefrom
10Distribution of clock signals ; , e.g. skew
H03K 19/01721
HELECTRICITY
03BASIC ELECTRONIC CIRCUITRY
KPULSE TECHNIQUE
19Logic circuits, i.e. having at least two inputs acting on one output
01Modifications for accelerating switching
017in field-effect transistor circuits
01707in asynchronous circuits
01721by means of a pull-up or down element
Déposants
  • ATMEL CORPORATION [US/US]; 2325 Orchard Parkway San Jose, CA 95131, US (AllExceptUS)
Inventeurs
  • SIVERO, Stefano; IT
  • FRULIO, Massimiliano; IT
Mandataires
  • SCHNECK, Thomas; Schneck & Schneck P. O. Box 2-E San Jose, CA 95109-0005, US
Données relatives à la priorité
MI2003A00121717.06.2003IT
Langue de publication anglais (EN)
Langue de dépôt anglais (EN)
États désignés
Titre
(EN) REGENERATIVE CLOCK REPEATER
(FR) REPETEUR-REGENERATEUR DE SIGNAL D'HORLOGE
Abrégé
(EN)
A regenerative clock repeater (Fig. 5; 700) comprises an edge detector (Fig. 6; 500) and an output driver means (706) to produce the clock signal (CK) by recovering its high logical level and low logical level. The output driver means further comprises a pull-up (706A) and a pull-down (706B) circuitry adapted to receive a pair of control signals (PULL-UP#, PULL-DOWN#). These control signals are generated by the edge detector to sense the rising edge and falling edge of the clock signal. Inside the edge detector, a pair of threshold level detectors (540, 550) detect a high and a low logical level of the clock signal and inputs the results to a combination of logic gates (562, 564, 568, 570) and a latch (566) to keep the locations of the signal markers fixed. These fixed-location of control signals trigger the output driver means to recover the high logical level and the low logical level of said clock signal.
(FR)
L'invention porte sur un répéteur-régénérateur de signal d'horloge (Fig. 5; 700) comprenant un détecteur de contour (Fig. 6; 500) et un pilote de sortie (706) pour générer le signal d'horloge (CK) en récupérant son niveau logique élevé et son niveau logique bas. Le pilote de sortie comprend également un circuit d'excursion haute (706A) et un circuit d'excursion basse (706B) adaptés pour recevoir une paire de signaux de commande (PULL-UP#, PULL-DOWN#). Ces signaux de commande sont générés par le détecteur de contour pour détecter le front montant et le front descendant du signal d'horloge. A l'intérieur du détecteur de contour, une paire de détecteurs d'intensité de seuil (540, 550) détecte un niveau logique élevé et bas sur le signal d'horloge et introduit les résultats à une combinaison de portes logiques (562, 564, 568, 570) et à un verrou (566) pour maintenir fixes les emplacements des marqueurs du signal. Ces signaux d'emplacement fixe de commande déclenchent le pilote de sortie afin de récupérer le niveau logique élevé et le niveau logique bas du signal d'horloge.
Également publié en tant que
Dernières données bibliographiques dont dispose le Bureau international