WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2004102810) PROCEDE DE DECODAGE, DISPOSITIF DE DECODAGE ET PROGRAMME
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2004/102810    N° de la demande internationale :    PCT/JP2004/005551
Date de publication : 25.11.2004 Date de dépôt international : 19.04.2004
CIB :
H03M 13/11 (2006.01)
Déposants : SONY CORPORATION [JP/JP]; 7-35, Kitashinagawa 6-chome Shinagawa-ku, Tokyo 1410001 (JP) (Tous Sauf US).
YOKOKAWA, Takashi [JP/JP]; (JP) (US Seulement).
KAN, Makiko [JP/JP]; (JP) (US Seulement).
IIDA, Yasuhiro [JP/JP]; (JP) (US Seulement).
KIKUCHI, Atsushi [JP/JP]; (JP) (US Seulement)
Inventeurs : YOKOKAWA, Takashi; (JP).
KAN, Makiko; (JP).
IIDA, Yasuhiro; (JP).
KIKUCHI, Atsushi; (JP)
Mandataire : INAMOTO, Yoshio; 711 Building 4F 11-18, Nishi-Shinjuku 7-chome Shinjuku-ku, Tokyo 1600023 (JP)
Données relatives à la priorité :
2003-133942 13.05.2003 JP
Titre (EN) DECODING METHOD, DECODING DEVICE, AND PROGRAM
(FR) PROCEDE DE DECODAGE, DISPOSITIF DE DECODAGE ET PROGRAMME
(JA) 復号方法および復号装置、並びにプログラム
Abrégé : front page image
(EN)There are provided a decoding method, a decoding device, and a program capable of suppressing the operation frequency to a range capable of sufficient realization of it and easily performing control of memory access while suppressing the circuit size. LDPC (Low Density Parity Check) code is decoded by using a conversion inspection matrix obtained one or both of the row replacement and the column replacement for the inspection matrix of elements of the LDPC code. In this case, the conversion inspection matrix can be expressed by a combination of a plurality of constituting matrixes such as a unit matrix of P × P, a quasi-unit matrix in which one or more components 1 of the unit matrix have become 0, a shift matrix in which a unit matrix or a quasi-unit matrix is cyclically shifted, a sum matrix which is a sum of at least two of the unit matrix, the quasi-unit matrix, and the shift matrix, or 0 matrix of P × P. A check node calculation section (302) simultaneously performs calculation of P check nodes while a variable node calculation section (304) simultaneously performs calculation of P variable nodes.
(FR)L'invention concerne un procédé de décodage, un dispositif de décodage et un programme qui permettent de réduire suffisamment la fréquence de fonctionnement afin de réaliser le décodage et de commander facilement l'accès mémoire. Pour décoder le code LDPC (contrôle de parité de faible densité), on utilise une matrice d'inspection de conversion obtenue sur le replacement de ligne et/ou le replacement de colonne pour la matrice d'inspection des éléments du code LDPC. Dans ce cas, la matrice d'inspection de conversion peut être exprimée par une combinaison d'une pluralité de matrices constitutives, telles qu'une matrice unitaire P x P, une matrice quasi-unitaire dans laquelle un ou plusieurs composants 1 de la matrice unitaire sont devenus 0, une matrice de décalage dans laquelle une matrice unitaire ou une matrice quasi-unitaire est décalée cycliquement, une matrice de somme qui est une somme d'au moins deux des matrices unitaires, la matrice quasi-unitaire et la matrice de décalage ou matrice 0 de P x P. Une section de calcul de noeuds de contrôle (304) calcule simultanément les noeuds variables.
(JA)本発明は、回路規模を抑制しつつ、動作周波数も十分実現可能な範囲に抑え、メモリアクセスの制御も容易に行うことをできるようにする復号方法および復号装置、並びにプログラムに関する。LDPC(Low Density Parity Check)符号の元の検査行列に対して、行置換と列置換のうちの一方または両方を行って得られる変換検査行列を用いて、LDPC符号が復号される。この場合に、P×Pの単位行列、その単位行列のコンポーネントである1のうちの1個以上が0になった行列である準単位行列、単位行列もしくは準単位行列をサイクリックシフトした行列であるシフト行列、単位行列、準単位行列、もしくはシフト行列のうちの複数の和である和行列、またはP×Pの0行列を構成行列として、変換検査行列は、複数の構成行列の組合せで表される。チェックノード計算部302は、チェックノードの演算を、P個同時に行い、バリアブルノード計算部304は、バリアブルノードの演算を、P個同時に行う。
États désignés : AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, KE, KG, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MA, MD, MG, MK, MN, MW, MX, MZ, NA, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RU, SC, SD, SE, SG, SK, SL, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, YU, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LS, MW, MZ, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IT, LU, MC, NL, PL, PT, RO, SE, SI, SK, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : japonais (JA)
Langue de dépôt : japonais (JA)