Traitement en cours

Veuillez attendre...

Paramétrages

Paramétrages

Aller à Demande

1. WO2004102791 - SYNCHRONISATION DE L'ETAGE DE SORTIE

Numéro de publication WO/2004/102791
Date de publication 25.11.2004
N° de la demande internationale PCT/US2004/008548
Date du dépôt international 19.03.2004
Demande présentée en vertu du Chapitre 2 04.01.2005
CIB
H03H 17/06 2006.01
HÉLECTRICITÉ
03CIRCUITS ÉLECTRONIQUES FONDAMENTAUX
HRÉSEAUX D'IMPÉDANCES, p.ex. CIRCUITS RÉSONNANTS; RÉSONATEURS
17Réseaux utilisant des techniques numériques
02Réseaux sélecteurs de fréquence
06Filtres non récursifs
H04L 7/02 2006.01
HÉLECTRICITÉ
04TECHNIQUE DE LA COMMUNICATION ÉLECTRIQUE
LTRANSMISSION D'INFORMATION NUMÉRIQUE, p.ex. COMMUNICATION TÉLÉGRAPHIQUE
7Dispositions pour synchroniser le récepteur avec l'émetteur
02Commande de vitesse ou de phase au moyen des signaux de code reçus, les signaux ne contenant aucune information de synchronisation particulière
CPC
H04L 7/005
HELECTRICITY
04ELECTRIC COMMUNICATION TECHNIQUE
LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
7Arrangements for synchronising receiver with transmitter
0016correction of synchronization errors
005Correction by an elastic buffer
H04L 7/02
HELECTRICITY
04ELECTRIC COMMUNICATION TECHNIQUE
LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
7Arrangements for synchronising receiver with transmitter
02Speed or phase control by the received code signals, the signals containing no special synchronisation information
Déposants
  • D2AUDIO CORPORATION [US]/[US] (AllExceptUS)
  • KOST, Michael, A. [US]/[US] (UsOnly)
  • ANDERSEN, Jack, B. [DK]/[US] (UsOnly)
Inventeurs
  • KOST, Michael, A.
  • ANDERSEN, Jack, B.
Mandataires
  • BERRIER, Mark, L.
Données relatives à la priorité
60/469,78712.05.2003US
Langue de publication anglais (EN)
Langue de dépôt anglais (EN)
États désignés
Titre
(EN) OUTPUT STAGE SYNCHRONIZATION
(FR) SYNCHRONISATION DE L'ETAGE DE SORTIE
Abrégé
(EN)
Systems and methods for transferring data across clock domains in a manner that avoids metastability of the data and is very tolerant of variations in the clock signals of the different clock domains. One embodiment of the invention comprises a mechanism for passing data from a first clock to a second clock domain in a digital pulse width modulated (PWM) amplification system. In this embodiment, parallel data is generated in the process of converting PCM data to PWM data. The parallel data is processed in a clock domain having a first clock rate and is passed to a second clock domain having a clock rate that is twice the rate of the first clock domain. The parallel data is then serialized at the higher clock rate of the second clock domain.
(FR)
L'invention concerne des systèmes et des procédés de transfert de données dans des domaines d'horloges d'une manière qui empêche l'instabilité des données, tout en étant insensibles aux variations des signaux d'horloge des différents domaines d'horloge. Un premier mode de réalisation de l'invention comprend un système de transmission de données d'une première horloge à un second domaine d'horloge dans un système d'amplification à modulation de largeur d'impulsion (PWM) numérique. Dans ce mode de réalisation, des données parallèles sont produites dans le procédé de conversion des données PCM en données PWM. Ces données parallèles sont d'abord traitées dans un domaine d'horloge présentant une première fréquence d'horloge, puis elles sont transmises à un second domaine d'horloge présentant une fréquence d'horloge qui est le double de la fréquence d'horloge du premier domaine d'horloge. Les données parallèles sont ensuite numérotées selon la fréquence d'horloge du second domaine d'horloge.
Dernières données bibliographiques dont dispose le Bureau international