WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2004102578) DISPOSITIF DE STOCKAGE A SEMI-CONDUCTEUR
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2004/102578    N° de la demande internationale :    PCT/JP2003/005932
Date de publication : 25.11.2004 Date de dépôt international : 13.05.2003
CIB :
G11C 7/12 (2006.01), G11C 11/4094 (2006.01)
Déposants : FUJITSU LIMITED [JP/JP]; 1-1, Kamikodanaka 4-chome, Nakahara-ku, Kawasaki-shi, Kanagawa 211-8588 (JP) (Tous Sauf US).
TOMITA, Hiroyoshi [JP/JP]; (JP) (US Seulement).
UCHIDA, Toshiya [JP/JP]; (JP) (US Seulement)
Inventeurs : TOMITA, Hiroyoshi; (JP).
UCHIDA, Toshiya; (JP)
Mandataire : KOKUBUN, Takayoshi; 5th Floor, Ikebukuro TG Homest Building, 17-8, Higashi-Ikebukuro 1-chome, Toshima-ku, Tokyo 170-0013 (JP)
Données relatives à la priorité :
Titre (EN) SEMICONDUCTOR STORAGE DEVICE
(FR) DISPOSITIF DE STOCKAGE A SEMI-CONDUCTEUR
(JA) 半導体記憶装置
Abrégé : front page image
(EN)A semiconductor storage device has memory cells (501, 502) for storing data, bit lines (BL1, BL2) that input/output data from/to a memory cell, a sense amplifier (506a) connected to the bit lines to amplify data on the bit lines, and a switching transistor (505a) for connecting/disconnecting the bit lines connected to the memory cells to/from the bit lines connected to the sense amplifier. The switching transistor makes different actions between the first memory cell access and the second memory cell access.
(FR)La présente invention se rapporte à un dispositif de stockage à semi-conducteur, qui comprend : des cellules de mémoire (501, 502) destinées à stocker des données ; des lignes de bits (BL1, BL2) qui entrent/sortent des données dans/depuis une cellule de mémoire ; un amplificateur de détection (506a) connecté aux lignes de bits et destiné à amplifier les données sur les lignes de bits ; et un transistor de commutation (505a) destiné à connecter/déconnecter les lignes de bits connectées aux cellules de mémoire aux/des lignes de bits connectées à l'amplificateur de détection. Le transistor de commutation réalise diverses actions entre le premier accès à une cellule de mémoire et le second accès à une cellule de mémoire.
(JA) 半導体記憶装置は、データを記憶するためのメモリセル(501,502)と、メモリセルに接続され、メモリセルに対してデータを入力又は出力可能なビット線(BL1,BL2)と、ビット線に接続され、ビット線上のデータを増幅するためのセンスアンプ(506a)と、メモリセルに接続されるビット線とセンスアンプに接続されるビット線とを接続又は切り離すためのスイッチングトランジスタ(505a)とを有する。スイッチングトランジスタは、第1のメモリセルアクセス動作と第2のメモリセルアクセス動作とで動作が異なる。
États désignés : AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MA, MD, MG, MK, MN, MW, MX, MZ, NI, NO, NZ, OM, PH, PL, PT, RO, RU, SC, SD, SE, SG, SK, SL, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, YU, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (GH, GM, KE, LS, MW, MZ, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IT, LU, MC, NL, PT, RO, SE, SI, SK, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : japonais (JA)
Langue de dépôt : japonais (JA)