WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2004102411) INTERFACE DE CONTROLEUR
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2004/102411    N° de la demande internationale :    PCT/US2004/013583
Date de publication : 25.11.2004 Date de dépôt international : 03.05.2004
CIB :
G06F 13/38 (2006.01), G06F 15/17 (2006.01), G06F 15/78 (2006.01)
Déposants : LDS TEST AND MEASUREMENT, INC. [US/US]; 60 Church Street, Yalesville, CT 06492 (US) (Tous Sauf US).
ZHUGE, James [US/US]; (US) (US Seulement).
TANG, Zhengge [US/US]; (US) (US Seulement)
Inventeurs : ZHUGE, James; (US).
TANG, Zhengge; (US)
Mandataire : SHEEHAN, Kenneth, J.; Baker & Hostetler LLP, Washington Square, Suite 1100, 1050 Connecticut Avenue, NW, Washington, DC 20036 (US)
Données relatives à la priorité :
10/431,362 08.05.2003 US
Titre (EN) CONTROLLER INTERFACE
(FR) INTERFACE DE CONTROLEUR
Abrégé : front page image
(EN)An interface includes a slave digital signal processor (DSP) and a master DSP connected to the slave DSP through a communications port. The master DSP includes a memory; and a direct memory access (DMA) to the memory. A field programmable gate array (FPGA) is connected to the master DSP. The FPGA includes a dual port random access memory (RAM) in communication with the DMA. A universal serial bus (USB) interface is connected to the FPGA through the dual port RAM.
(FR)Une interface comprend un processeur de signal numérique (DSP) esclave et un DSP maître connecté au DSP esclave par un port de communications. Le DSP maître comprend une mémoire ainsi qu'un accès mémoire direct (DMA) à la mémoire. Un prédiffusé programmable (FPGA) est connecté au DSP maître. Le FPGA comprend une mémoire vive (RAM) à deux ports en communication avec le DMA. Une interface de bus série universel (USB) est connectée au FPGA par la RAM à deux ports.
États désignés : AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MA, MD, MG, MK, MN, MW, MX, MZ, NA, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RU, SC, SD, SE, SG, SK, SL, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, YU, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IT, LU, MC, NL, PL, PT, RO, SE, SI, SK, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)