WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2004098257) CARTE IMPRIMEE MULTICOUCHE ET SON PROCEDE DE FABRICATION
Dernières données bibliographiques dont dispose le Bureau international   

demande internationale considérée comme retirée 2005-08-30 00:00:00.0


N° de publication :    WO/2004/098257    N° de la demande internationale :    PCT/JP2004/006049
Date de publication : 11.11.2004 Date de dépôt international : 27.04.2004
CIB :
H05K 3/00 (2006.01), H05K 3/46 (2006.01)
Déposants : NIPPON CARBIDE KOGYO KABUSHIKI KAISHA [JP/JP]; 11-19, Kohnan 2-chome Minato-ku, Tokyo 108-8466 (JP) (Tous Sauf US).
NCI ELECTRONICS CO., LTD. [JP/JP]; 11-19, Kohnan 2-chome Minato-ku, Tokyo 108-8466 (JP) (Tous Sauf US).
MICRO INTEGRATED CORPORATION [JP/JP]; 535-10, Ohbayashi Koshigaya-shi, Saitama 343-0021 (JP) (Tous Sauf US).
KISHIMOTO, Keiichi [JP/JP]; (JP) (US Seulement).
NOZAKI, Toshinori [JP/JP]; (JP) (US Seulement).
MIURA, Michiaki [JP/JP]; (JP) (US Seulement).
KIJIMA, Toshiyuki [JP/JP]; (JP) (US Seulement).
IWACHIDO, Hiroshi [JP/JP]; (JP) (US Seulement)
Inventeurs : KISHIMOTO, Keiichi; (JP).
NOZAKI, Toshinori; (JP).
MIURA, Michiaki; (JP).
KIJIMA, Toshiyuki; (JP).
IWACHIDO, Hiroshi; (JP)
Mandataire : HATORI, Osamu; Akasaka HKN Bldg. 6F 8-6, Akasaka 1-chome Minato-ku, Tokyo 107-0052 (JP)
Données relatives à la priorité :
2003-124460 28.04.2003 JP
Titre (EN) MULTILAYER PRINTED WIRING BOARD AND METHOD FOR MANUFACTURING SAME
(FR) CARTE IMPRIMEE MULTICOUCHE ET SON PROCEDE DE FABRICATION
(JA) 多層配線基板及びその製造方法
Abrégé : front page image
(EN)A multilayer printed wiring board is disclosed which has a layered structure comprising a composite layer (2) as an intermediate layer which is composed of a rigid substrate (21) and a conductor circuit (2a) formed on at least one surface of the rigid substrate on the buildup layer side, a flexible layer (1) which is put on top of one surface of the composite layer and composed of a flexible substrate (11) and a conductor circuit (1a) formed on the front side surface of the flexible substrate, and a buildup layer (3) which is put on top of the other surface of the composite layer and composed of an insulating layer (31) and a conductor circuit (3a) formed on the front side surface of the insulating layer. The conductor circuit of the flexible layer (1), the conductor circuit of the composite layer (2) and the conductor circuit of the buildup layer (3) are electrically connected via a through hole (4) penetrating the multilayer printed wiring board. The conductor circuit of the composite layer (2) and the conductor circuit of the buildup layer (3) are electrically connected through a via hole (5) which is formed in the buildup layer.
(FR)L'invention concerne une carte imprimée multicouche possédant une structure à plusieurs couches, comprenant une couche composite (2) comme couche intermédiaire, composée d'un substrat rigide (21) et d'un circuit conducteur (2a) formé sur au moins une surface du substrat rigide, sur le côté de remplissage, une couche flexible (1) placée au-dessus d'une surface de la couche composite et composée d'un substrat flexible (11) et d'un circuit conducteur (1a) formé sur la surface avant du substrat flexible, et une couche de remplissage (3) placée au-dessus de l'autre surface de la couche composite et composée d'une couche isolante (31) et d'un circuit conducteur (3a) formé sur la surface avant de la couche isolante. Le circuit conducteur de la couche flexible (1), le circuit conducteur de la couche composite (2) et le circuit conducteur de la couche de remplissage (3) sont interconnectés par le biais d'un trou de passage (4) traversant la carte imprimée multicouche. Le circuit conducteur de la couche composite (2) et le circuit conducteur de la couche de remplissage (3) sont interconnectés par le biais d'un trou d'interconnexion (5) formé dans la couche de remplissage.
(JA)リジッド基板21及び該リジッド基板の少なくともビルドアップ層側の表面に形成された導電体回路2aからなるコンポジット層2を中間層とし、上記コンポジット層の一方の面に、フレキシブル基板11及び該フレキシブル基板の表層側の表面に形成された導電体回路1aからなるフレキシブル層1が積層され、上記コンポジット層の他方の面に、絶縁層31及び該絶縁層の表層側の表面に形成された導電体回路3aからなるビルドアップ層3が積層されている層構造を有する多層配線基板であって、上記フレキシブル層1の導電体回路、上記コンポジット層2の導電体回路及び上記ビルドアップ層3の導電体回路が、上記多層配線基板を貫通するスルーホール4を介して電気的に接続され、上記コンポジット層2の導電体回路と上記ビルドアップ層3の導電体回路が、上記ビルドアップ層に形成されたバイアホール5を介して電気的に接続されている。
États désignés : AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, KE, KG, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MA, MD, MG, MK, MN, MW, MX, MZ, NA, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RU, SC, SD, SE, SG, SK, SL, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, YU, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IT, LU, MC, NL, PL, PT, RO, SE, SI, SK, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : japonais (JA)
Langue de dépôt : japonais (JA)