WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2004097942) PROCEDE DE FABRICATION DE SEMI-CONDUCTEURS
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2004/097942    N° de la demande internationale :    PCT/JP2003/005560
Date de publication : 11.11.2004 Date de dépôt international : 30.04.2003
CIB :
H01L 21/28 (2006.01), H01L 21/8238 (2006.01)
Déposants : FUJITSU LIMITED [JP/JP]; 1-1, Kamikodanaka 4-chome, Nakahara-ku, Kawasaki-shi, Kanagawa 211-8588 (JP) (Tous Sauf US).
TAGAWA, Yukio [JP/JP]; (JP) (US Seulement)
Inventeurs : TAGAWA, Yukio; (JP)
Mandataire : TAKAHASHI, Keishiro; TAKAHASHI & KITAYAMA, 4th Fl., Okachimachi Tohsei Bldg., 3-12-1, Taito, Taito-ku, Tokyo 110-0016 (JP)
Données relatives à la priorité :
Titre (EN) SEMICONDUCTOR MANUFACTURING METHOD
(FR) PROCEDE DE FABRICATION DE SEMI-CONDUCTEURS
(JA) 半導体装置の製造方法
Abrégé : front page image
(EN)A semiconductor manufacturing method capable of preventing impurities from piercing through a gate insulating film, preventing an increase in capacitance of a source/drain region, and preventing an increase in leak current. In the semiconductor manufacturing method, a gate electrode is formed over a semiconductor substrate having an n-type threshold adjustment region in an n-type well with a gate insulating film interposed between the semiconductor substrate and the gate electrode, ions of p-type impurities are implanted with a low acceleration energy to form extension regions in the semiconductor substrate on both sides of the gate electrode, a side wall spacer is formed on the side wall of the gate electrode, ions of p-type impurities are implanted with a small dose causing substantially no abnormal tailing in the gate electrode and with a relatively high acceleration energy to form a p-type source/drain region deeper than the threshold adjustment region, ions of atoms are implanted into the semiconductor substrate to change the upper parts of the gate electrode and the source/drain region to amorphous semiconductor regions, ions of p-type impurities are implanted with a large dose to form a high-concentration part in the source/drain region, and the impurities introduced by the ion implantation are activated.
(FR)L'invention porte sur un procédé de fabrication de semi-conducteurs destiné à empêcher les impuretés de traverser un film d'isolation de grille, empêcher une augmentation de la capacitance d'une région source/drain ainsi qu'une augmentation du courant de fuite. Le procédé de fabrication de semi-conducteurs consiste à former une électrode de grille sur un substrat à semi-conducteurs possédant une région d'ajustement de seuil de type n dans un puits de type n, un film d'isolation de grille étant disposé entre le substrat à semi-conducteurs et l'électrode de grille ; implanter des ions d'impuretés de type p ayant une faible énergie d'accélération de façon à former des régions d'extension dans le substrat à semi-conducteurs des deux côtés de l'électrode de grille ; former un espaceur sur la partie latérale de l'électrode de grille ; implanter des ions d'impuretés de type p en petite dose générant un résidu non anormal dans l'électrode de grille et avec une énergie d'accélération relativement élevée de façon à former une région source/drain plus profonde que la région d'ajustement de seuil, implanter des ions d'atomes dans le substrat à semi-conducteurs de façon à transformer les parties supérieures de l'électrode de grille et la région source/drain en régions à semi-conducteurs amorphes, implanter les ions d'impuretés de type p en forte dose de façon à former une partie à haute concentration dans la région source/drain et activer les impuretés introduites par implantation d'ions.
(JA) 不純物のゲート絶縁膜突き抜けを抑制できると共にソース/ドレイン領域の容量増大、リーク電流増大を抑制できる半導体装置の製造方法を提供する。 半導体装置の製造方法は、n型ウェル内にn型閾値調整領域を有する半導体基板上にゲート絶縁膜を介して、ゲート電極を形成し、低い加速エネルギで、p型不純物をイオン注入してゲート電極両側の半導体基板内にエクステンション領域を形成し、ゲート電極の側壁上に、サイドウォールスペーサを形成し、ゲート電極内で実質的異常テーリングを生じない低いドーズ量、比較的高い加速エネルギで、p型不純物をイオン注入して閾値調整領域より深いp型ソース/ドレイン領域を形成し、半導体基板に原子をイオン注入し、ゲート電極とソース・ドレイン領域の上層をアモルファス化し、高ドーズ量で、p型不純物をイオン注入し、ソース/ドレイン領域内に高濃度領域を形成し、イオン注入した不純物を活性化する。
États désignés : JP, US.
Langue de publication : japonais (JA)
Langue de dépôt : japonais (JA)