Traitement en cours

Veuillez attendre...

PATENTSCOPE sera indisponible durant quelques heures pour des raisons de maintenance le samedi 31.10.2020 à 7:00 AM CET
Paramétrages

Paramétrages

Aller à Demande

1. WO2004097904 - SYSTEME ET METHODE DE REDUCTION DE TENSION ET DE CONTRAINTE DE FIXATION DE DE

Numéro de publication WO/2004/097904
Date de publication 11.11.2004
N° de la demande internationale PCT/US2004/009302
Date du dépôt international 26.03.2004
Demande présentée en vertu du Chapitre 2 17.09.2004
CIB
H01L 23/02 2006.01
HÉLECTRICITÉ
01ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
LDISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
23Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
02Conteneurs; Scellements
H01L 23/48 2006.01
HÉLECTRICITÉ
01ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
LDISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
23Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
48Dispositions pour conduire le courant électrique vers le ou hors du corps à l'état solide pendant son fonctionnement, p.ex. fils de connexion ou bornes
CPC
H01L 2224/291
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
2224Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
28Structure, shape, material or disposition of the layer connectors prior to the connecting process
29of an individual layer connector
29001Core members of the layer connector
29099Material
291with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
H01L 2224/2919
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
2224Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
28Structure, shape, material or disposition of the layer connectors prior to the connecting process
29of an individual layer connector
29001Core members of the layer connector
29099Material
2919with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
H01L 2224/32057
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
2224Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
31Structure, shape, material or disposition of the layer connectors after the connecting process
32of an individual layer connector
3205Shape
32057in side view
H01L 2224/8314
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
2224Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
83using a layer connector
8312Aligning
83136involving guiding structures, e.g. spacers or supporting members
83138the guiding structures being at least partially left in the finished device
8314Guiding structures outside the body
H01L 2224/8319
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
2224Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
83using a layer connector
8319Arrangement of the layer connectors prior to mounting
H01L 2224/83385
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
2224Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
83using a layer connector
8338Bonding interfaces outside the semiconductor or solid-state body
83385Shape, e.g. interlocking features
Déposants
  • POWER-ONE LIMITED [--]/[--] (AllExceptUS)
  • MAXWELL, John, Alan [US]/[US] (UsOnly)
  • DIVAKAR, Mysore, Purushotham [IN]/[US] (UsOnly)
  • TEMPLETON, Thomas, Henry Jr. [US]/[US] (UsOnly)
Inventeurs
  • MAXWELL, John, Alan
  • DIVAKAR, Mysore, Purushotham
  • TEMPLETON, Thomas, Henry Jr.
Mandataires
  • BERLINER, Brian, M.
Données relatives à la priorité
10/423,57124.04.2003US
Langue de publication anglais (EN)
Langue de dépôt anglais (EN)
États désignés
Titre
(EN) SYSTEM AND METHOD OF REDUCING DIE ATTACH STRESS AND STRAIN
(FR) SYSTEME ET METHODE DE REDUCTION DE TENSION ET DE CONTRAINTE DE FIXATION DE DE
Abrégé
(EN)
A mounting structure (100) for a semiconductor die (102) that reduces die attach strain within the die attach material without sacrificing the electrical and thermal characteristics of the package. In one embodiment, the mounting structure (100) comprises a die attach metallization layer (116), a solder mask (118), and a layer die attach material (114). The solder mask (118) forms a solder pattern over the top surface of the die attach metallization layer (116). The solder pattern covers a portion of the die attach metallization layer (116) to create multiple exposed areas of the die attach metallization layer (116). Each exposed area (140a, 140b, 140c, 140d) is separated by the solder mask (118) and located under the semiconductor die (102) when the semiconductor die (102) is secured to the mounting structure (100). A layer of die attach material covers the solder pattern and fills in each one of the exposed areas to form a semiconductor die mounting surface. In another embodiment, the die attach metallization layer (116) is divided into multiple, spaced-apart die attach pads (216a, 216b, 216c, 216d) that are electrically coupled together. A layer of die attach materials (214) covers a portion of each die attach pad (216) and fills in the space between each die attach pad (216) to form a semiconductor die mounting surface. A method of manufacturing the mounting structure is also disclosed.
(FR)
L'invention concerne une structure de montage pour un dé semi-conducteur permettant de réduire une contrainte de fixation de dé à l'intérieur d'un matériau de fixation de dé sans sacrifier des caractéristiques électriques et thermiques de l'ensemble. Dans un mode de réalisation de l'invention, la structure de montage comprend une couche de métallisation de fixation de dé, un masque de soudure, et une couche de matériau de fixation de dé. Le masque de soudure forme un motif de soudure sur la surface supérieure de la couche de métallisation de fixation de dé. Le motif de soudure recouvre une partie de la couche de métallisation de fixation de dé pour créer plusieurs zones exposées de la couche de métallisation de fixation de dé. Chaque zone exposée est séparée par le masque de soudure et située sous le dé semi-conducteur, lorsque le dé semi-conducteur est fixé sur la structure de montage. Une couche de matériau de fixation de dé recouvre le motif de soudure et remplit chaque zone exposée pour former une surface de montage de dé semi-conducteur. Dans un autre mode de réalisation, la couche de métallisation de fixation de dé est divisée en plusieurs emplacements de fixation de dé séparés électriquement reliés ensemble. Une couche de matériau de fixation de dé recouvre une partie de chaque emplacement de fixation de dé et remplit l'espace situé entre chaque emplacement de fixation de dé pour former une surface de montage de dé semi-conducteur. L'invention concerne également une méthode de fabrication de cette structure de montage.
Dernières données bibliographiques dont dispose le Bureau international