WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2004097904) SYSTEME ET METHODE DE REDUCTION DE TENSION ET DE CONTRAINTE DE FIXATION DE DE
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2004/097904    N° de la demande internationale :    PCT/US2004/009302
Date de publication : 11.11.2004 Date de dépôt international : 26.03.2004
Demande présentée en vertu du Chapitre 2 :    17.09.2004    
CIB :
H01L 23/02 (2006.01), H01L 23/48 (2006.01)
Déposants : POWER-ONE LIMITED [--/--]; P. O. Box 31106 SMB, Corporate Centre,, West Bay Road, Grand Cayman (KY) (Tous Sauf US).
MAXWELL, John, Alan [US/US]; (US) (US Seulement).
DIVAKAR, Mysore, Purushotham [IN/US]; (US) (US Seulement).
TEMPLETON, Thomas, Henry Jr. [US/US]; (US) (US Seulement)
Inventeurs : MAXWELL, John, Alan; (US).
DIVAKAR, Mysore, Purushotham; (US).
TEMPLETON, Thomas, Henry Jr.; (US)
Mandataire : BERLINER, Brian, M.; O'MELVENY & MYERS LLP, 400 South Hope Street, Los Angeles, CA 90071-2899 (US)
Données relatives à la priorité :
10/423,571 24.04.2003 US
Titre (EN) SYSTEM AND METHOD OF REDUCING DIE ATTACH STRESS AND STRAIN
(FR) SYSTEME ET METHODE DE REDUCTION DE TENSION ET DE CONTRAINTE DE FIXATION DE DE
Abrégé : front page image
(EN)A mounting structure (100) for a semiconductor die (102) that reduces die attach strain within the die attach material without sacrificing the electrical and thermal characteristics of the package. In one embodiment, the mounting structure (100) comprises a die attach metallization layer (116), a solder mask (118), and a layer die attach material (114). The solder mask (118) forms a solder pattern over the top surface of the die attach metallization layer (116). The solder pattern covers a portion of the die attach metallization layer (116) to create multiple exposed areas of the die attach metallization layer (116). Each exposed area (140a, 140b, 140c, 140d) is separated by the solder mask (118) and located under the semiconductor die (102) when the semiconductor die (102) is secured to the mounting structure (100). A layer of die attach material covers the solder pattern and fills in each one of the exposed areas to form a semiconductor die mounting surface. In another embodiment, the die attach metallization layer (116) is divided into multiple, spaced-apart die attach pads (216a, 216b, 216c, 216d) that are electrically coupled together. A layer of die attach materials (214) covers a portion of each die attach pad (216) and fills in the space between each die attach pad (216) to form a semiconductor die mounting surface. A method of manufacturing the mounting structure is also disclosed.
(FR)L'invention concerne une structure de montage pour un dé semi-conducteur permettant de réduire une contrainte de fixation de dé à l'intérieur d'un matériau de fixation de dé sans sacrifier des caractéristiques électriques et thermiques de l'ensemble. Dans un mode de réalisation de l'invention, la structure de montage comprend une couche de métallisation de fixation de dé, un masque de soudure, et une couche de matériau de fixation de dé. Le masque de soudure forme un motif de soudure sur la surface supérieure de la couche de métallisation de fixation de dé. Le motif de soudure recouvre une partie de la couche de métallisation de fixation de dé pour créer plusieurs zones exposées de la couche de métallisation de fixation de dé. Chaque zone exposée est séparée par le masque de soudure et située sous le dé semi-conducteur, lorsque le dé semi-conducteur est fixé sur la structure de montage. Une couche de matériau de fixation de dé recouvre le motif de soudure et remplit chaque zone exposée pour former une surface de montage de dé semi-conducteur. Dans un autre mode de réalisation, la couche de métallisation de fixation de dé est divisée en plusieurs emplacements de fixation de dé séparés électriquement reliés ensemble. Une couche de matériau de fixation de dé recouvre une partie de chaque emplacement de fixation de dé et remplit l'espace situé entre chaque emplacement de fixation de dé pour former une surface de montage de dé semi-conducteur. L'invention concerne également une méthode de fabrication de cette structure de montage.
États désignés : AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MA, MD, MG, MK, MN, MW, MX, MZ, NA, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RU, SC, SD, SE, SG, SK, SL, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, YU, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LS, MW, MZ, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IT, LU, MC, NL, PL, PT, RO, SE, SI, SK, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)