WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2004097839) PROCEDE DE STOCKAGE NON VOLATILE A SEMI-CONDUCTEUR ET PROCEDE DE PROGRAMMATION DUDIT DISPOSITIF
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2004/097839    N° de la demande internationale :    PCT/JP2003/005457
Date de publication : 11.11.2004 Date de dépôt international : 28.04.2003
CIB :
G11C 16/10 (2006.01)
Déposants : FUJITSU LIMITED [JP/JP]; 1-1, Kamikodanaka 4-chome, Nakahara-ku, Kawasaki-shi, Kanagawa 211-8588 (JP) (Tous Sauf US).
KURIHARA, Kazuhiro [JP/JP]; (JP) (US Seulement)
Inventeurs : KURIHARA, Kazuhiro; (JP)
Mandataire : ITOH, Tadahiko; 32nd Floor, Yebisu Garden Place Tower, 20-3, Ebisu 4-chome, Shibuya-ku, Tokyo 150-6032 (JP)
Données relatives à la priorité :
Titre (EN) NON-VOLATILE SEMICONDUCTOR STORAGE DEVICE AND METHOD FOR PROGRAMING NON-VOLATILE SEMICONDUCTOR STORAGE DEVICE
(FR) PROCEDE DE STOCKAGE NON VOLATILE A SEMI-CONDUCTEUR ET PROCEDE DE PROGRAMMATION DUDIT DISPOSITIF
(JA) 不揮発性半導体記憶装置及び不揮発性半導体記憶装置のプログラム方法
Abrégé : front page image
(EN)A non-volatile semiconductor storage device comprises non-volatile memory cells which store information of two bits per memory cell and a control circuit which, in its programming operation of writing new data in the non-volatile memory cells and simultaneously refreshing existing data in the non-volatile memory cells, verifies bits for new data writing with a first threshold value and bits for existing data refreshing with a second threshold value. The storage device is characterized in that the second threshold value is lower than the first threshold value.
(FR)Cette invention concerne un dispositif de stockage non volatile à semi-conducteur comprenant des cellules de mémoire non volatile qui stocke chacune une mémoire de deux bits et un circuit de commande qui, dans son mode de programmation pour l'écriture de nouvelles données et le rafraîchissement de données existantes dans lesdites cellules, vérifie les bits pour l'écriture de nouvelles données avec une première valeur de seuil et les bits pour le rafraîchissement des données existantes avec un seconde valeur de seuil. Le dispositif de stockage de l'invention se caractérise en ce que la seconde valeur de seuil est plus faible que la première.
(JA)不揮発性半導体記憶装置は、1メモリセル当たり2ビットの情報を格納する複数の不揮発性メモリセルと、不揮発性メモリセルに対して新規データ書き込みと同時に既存データのリフレッシュを行うプログラム動作において、新規データ書き込み対象ビットを第1の閾値によりベリファイし、既存データのリフレッシュ対象ビットを第2の閾値によりベリファイする制御回路を含み、第1の閾値より第2の閾値が低いことを特徴とする。
États désignés : JP, US.
Langue de publication : japonais (JA)
Langue de dépôt : japonais (JA)